在 GPU 高性能算子开发如 TileLang、CUDA、Triton中Copy数据搬运、Reduction规约计算和Tiled GEMM分块矩阵乘法是决定硬件计算吞吐与访存效率的三大最核心模式。1. Copy数据搬运与内存重构概念将数据在 GPU 金字塔式存储结构Global Memory→\rightarrow→Shared Memory→\rightarrow→Fragment/Register/TMEM之间流转的操作。关键技术与硬件机制访存合并与向量化保证 32 个线程Warp访问 Global 内存时地址连续对齐如使用 128-bitLDG.128指令榨干板载显存带宽。硬件异步搬运利用 GPU 硬件 DMA 单元如 Ampere 架构的cp.async或 Hopper/Blackwell 的 TMA直接把数据从 Global 搬到 Shared/TMEM绕过通用 CPU/ALU 寄存器。DSL 抽象在 TileLang 中表现为T.copy(src_tile, dst_tile)。当配合T.Pipelined时编译器会自动将 Copy 与计算指令在时间轴上重叠实现访存延迟掩盖Hide Latency。2. Reduction规约计算概念将高维张量沿着特定维度按某种聚合规则如求和 Sum、求最大值 Max、求最小值 Min、均值 Mean折叠压缩为低维张量的计算模式。应用场景Softmax 中的行最大值与求和Row-Max / Row-Sum、LayerNorm/RMSNorm 的均值与方差计算、Attention 中的 Scale/Softmax 统计。关键技术与硬件机制Warp 级与 Block 级通信利用 Warp 内寄存器快速交换指令Warp Shuffle如__shfl_down_sync做树状规约再通过 Shared Memory 进行 Block 跨线程组汇总。数值稳定性例如 Safe-Softmax 规约中需要先通过 Reduction 求出行最大值mmax(x)m \max(x)mmax(x)再做exp(x−m)\exp(x - m)exp(x−m)求和防止浮点数指数爆炸上溢。DSL 抽象在 TileLang 或 Triton 中提供T.reduce_sum/tl.reduce等高阶原语将复杂的线程通信与同步手写逻辑抽象为单行声明。3. Tiled GEMM分块矩阵乘法概念将庞大的通用矩阵乘法CA⋅BC A \cdot BCA⋅B维度如M×N×KM \times N \times KM×N×K拆解为符合片上 SRAM / 寄存器容量的层次化 Tile数据块逐步循环迭代计算并累加结果的过程。层次化拆解结构Grid / Block 层级把大矩阵按Tile_M × Tile_N拆分给不同的 SM/Block 并行处理。Loop / K-Tile 层级沿KKK轴以Tile_K为步长切片循环分批把AAA和BBB的小切片加载到 Shared Memory。Warp / Tensor Core 层级将 Shared Memory 中的数据切片进一步加载到 Fragment/TMEM调用底层硬件 MMA 指令如16×8×1616 \times 8 \times 1616×8×16交由 Tensor Core 极速计算。DSL 抽象在 TileLang 中通过T.gemm(A_shared, B_shared, C_fragment)实现编译器自动完成 Thread/Warp 到 Tensor Core 指令集的映射。三者在典型算子中的协同工作流以 FlashAttention 为例Global Memory │ ▼ (1. Copy: 异步 DMA/TMA 加载 Q, K, V 矩阵块) Shared Memory / TMEM │ ├─────────► (2. Tiled GEMM 1: 计算 S Q * Kᵀ 矩阵乘法) │ │ │ ▼ ├─────────► (3. Reduction: 沿序列轴求 Row-Max 与 Row-Sum做 Softmax 归一化) │ │ │ ▼ └─────────► (4. Tiled GEMM 2: 计算 O Softmax(S) * V 矩阵乘法) │ ▼ (5. Copy: 结果写回 Global Memory) Output Tensor