1. CMOS传输门数字与模拟世界的“万能开关”在数字电路的世界里我们习惯了与非门、或非门这些逻辑门它们处理的是“0”和“1”。但在真实的芯片内部尤其是在需要处理连续变化的模拟信号或者在数字电路中需要灵活控制信号路径的场合有一种结构简单却功能强大的基础单元它就是CMOS传输门。你可能在教科书里见过它觉得它不就是两个MOS管背靠背连在一起吗但真正用起来才会发现这个看似简单的结构是连接数字控制与模拟信号、实现数据选择、总线切换乃至模拟开关的核心。无论是你手机里的图像传感器在读取像素信号还是音频芯片在切换输入源背后很可能都有无数个CMOS传输门在默默工作。今天我们就抛开复杂的公式从一线设计的角度深入聊聊这个“万能开关”的门道。CMOS传输门常被称为TG门其核心功能是在控制信号的作用下像一座桥梁一样决定是否让信号从一端“传输”到另一端。它最妙的地方在于利用了一个PMOS管和一个NMOS管并联的独特结构完美克服了单个MOS管作为开关时的致命缺陷——阈值电压损失。对于新手来说可以把它想象成一个双向的水闸NMOS管擅长从“低处”抽水传递低电平PMOS管擅长从“高处”放水传递高电平两者一起工作无论水位高低信号电压高低都能实现几乎无损失的导通。这使它成为了构建模拟多路复用器、采样保持电路、可编程逻辑阵列中互联资源的基石。如果你正在学习模拟CMOS集成电路设计或者想深入理解数字系统里那些灵活的布线资源吃透传输门是必不可少的一课。2. 核心原理与结构拆解为什么是两个管子2.1 单管开关的困境与TG门的诞生要理解TG门为什么是现在这个样子我们必须先看看如果只用单个MOS管当开关会有什么问题。以一个NMOS管为例将其源极和漏极作为信号的通路栅极作为控制端。当栅极加高电平比如电源电压VDD时管子导通信号似乎可以通过。但这里有一个关键陷阱NMOS管要强反型导通栅源电压VGS必须大于阈值电压VTN。当信号源电压Vin接近VDD时源极电压VS也会被抬高导致实际的VGS VG - VS VDD - Vin变小。一旦Vin升高到VDD - VTNVGS就小于VTN了NMOS管便无法维持强反型导通电阻急剧增大甚至关断。这意味着NMOS单管开关无法无损地传输高电平VDD输出的高电平最多只有VDD - VTN我们称之为“阈值电压损失”。同理单个PMOS管无法无损地传输低电平0V会有VTp的损失。注意这个阈值损失在数字电路中会导致噪声容限降低在模拟电路中则直接造成信号失真是必须解决的问题。CMOS传输门的智慧就在于“并联互补”。它将一个NMOS管和一个PMOS管并联两者的源极和漏极分别相连形成信号端口A和B而它们的栅极则接受一对互补的控制信号C和/CC非。当控制信号C为高电平VDD、/C为低电平0V时NMOS的VGS VDD - VSPMOS的VSG VS - 0。无论信号电压VS是0还是VDD总有一个管子的VGS或VSG是大于其阈值电压的。具体来说当传输低电平0V时NMOS的VGS VDD导通良好PMOS的VSG 0处于关断。低电平由NMOS完美传输。当传输高电平VDD时PMOS的VSG VDD导通良好NMOS的VGS 0处于关断。高电平由PMOS完美传输。当传输中间电平如VDD/2时两个管子都处于中等导通状态并联后的总导通电阻很小。这样在整个电源电压范围0到VDD内信号都能被低电阻地传输实现了近乎理想的开关特性。2.2 深入寄生参数性能的隐形杀手理解了理想原理我们还要直面现实——工艺实现带来的寄生效应。这就是“一个CMOS管周围有多少个寄生PN结”这个热词背后关心的问题。每个MOS管都有源/漏区与衬底形成的寄生PN结二极管。对于NMOS其P型衬底通常接最低电位GND源/漏N区与衬底形成二极管阳极接衬底GND阴极接源/漏。对于PMOS其N型衬底通常接最高电位VDD源/漏P区与衬底形成二极管阳极接源/漏阴极接衬底VDD。当传输门导通时信号线连接着两个管子的源/漏。这些寄生二极管的存在严格限制了传输信号的电压范围信号电压必须被钳位在GND - Vdiode到VDD Vdiode之间Vdiode约为0.7V否则寄生二极管就会正偏导通导致信号失真或产生大的漏电流。这在处理模拟信号或摆幅较大的数字信号时至关重要。此外还有寄生电容。栅极对沟道、源/漏的电容Cgs Cgd会影响开关速度源/漏对衬底的结电容Cjb会影响信号带宽。在设计高频或高速电路时必须精心计算和优化这些电容。传输门的导通电阻Ron也并非恒定它随信号电压变化而变化两个管子并联的Ron曲线在中间电压区域叠加后变得较为平坦但设计时仍需评估在最坏电压下的Ron值以确保满足信号建立时间的要求。3. 电路设计与版图实现要点3.1 从逻辑符号到晶体管级电路传输门的逻辑符号通常是一个方框内写“TG”或画一个开关标志一边是输入/输出另一边是输出/输入上方是控制端。但落实到芯片上我们需要画出具体的晶体管级电路。最基本的结构已如上述NMOS和PMOS的源漏并联。这里的关键是生成一对高质量、严格互补且驱动能力足够的控制信号C和/C。一个常见的错误是直接用反相器生成/C。如果反相器尺寸太小其延迟会导致C和/C存在短暂的同时为高或同时为低的时刻这被称为“控制信号重叠”。如果两者短暂同时为高传输门输出端可能通过两个管子同时接到VDD和GND形成一条从电源到地的直流通路产生巨大的短路电流穿通电流不仅耗电还可能损坏管子。如果两者短暂同时为低传输门则会短暂关断导致传输的信号出现毛刺。实操心得为了避免重叠控制信号通路需要精心设计。可以采用带使能端的锁存器来产生严格互补的信号或者确保生成/C的反相器链有足够的驱动能力且与C路径对称。在仿真时必须做瞬态分析仔细检查C和/C的波形确保其上升/下降沿陡峭且重叠时间极小。3.2 版图设计中的“坑”与技巧版图设计是将电路转化为物理芯片的关键一步对于传输门有几个容易踩坑的地方。首先是匹配性。既然NMOS和PMOS是并联工作我们希望它们的特性尽可能一致。在版图上应尽量将两个管子靠近放置采用相同的取向多指栅极时手指方向一致并遵循共同的质心布局或交叉耦合布局以消除工艺梯度带来的失配。这对于要求高精度传输的模拟开关尤为重要。其次是寄生优化。传输门的两个信号端口假设为A和B在版图上应该用较宽的金属线连接以减小串联电阻。同时要特别注意这两个节点上的寄生电容。它们直接连接到外部过大的电容会降低电路速度。因此在满足电流密度要求的前提下连线不宜过长过宽应避免在信号节点上打过多的通孔或连接不必要的扩散区。最后是衬底连接。NMOS的P衬底必须可靠地连接到GNDPMOS的N阱必须可靠地连接到VDD。这些连接点要足够多使用多个衬底接触孔且距离有源区足够近以提供低阻通路防止闩锁效应。在传输门周围通常需要绘制完整的保护环。4. 核心应用场景与电路实例分析4.1 数字电路中的应用超越逻辑门在纯数字领域传输门是构建灵活互联的核心。最典型的应用是多路选择器。一个2选1 MUX可以用传输门轻松实现两条数据输入线D0和D1各接一个传输门两个传输门的输出并联作为最终输出Y。选择信号S控制这两个门S0时连接D0的门导通S1时连接D1的门导通。这种实现方式比用标准逻辑门搭建的MUX速度更快、面积更小。在可编程逻辑结构如FPGA中的可配置逻辑块CLB和存储器如SRAM的位线预充电与读写控制中传输门阵列被大量用作可配置的连线开关或访问开关。它们提供了比单纯用逻辑门更高效的数据路径控制能力。4.2 模拟电路中的应用模拟开关与采样保持这是传输门大放异彩的舞台。由于它能近乎理想地传输从0到VDD的全摆幅电压因此是构建模拟开关和模拟多路复用器/解复用器的理想选择。例如在一个音频编解码器芯片中可能需要轮流读取多个麦克风的输入信号这时就可以用一个由传输门构成的模拟多路复用器在数字控制下将选中的麦克风信号连接到后级的ADC。另一个关键应用是采样保持电路。采样保持电路是模数转换器ADC的前端其核心任务是在某个瞬间“抓住”模拟信号的电压值并保持住。这个“抓”的动作就是由一个传输门作为采样开关和一个保持电容完成的。当时钟信号有效时传输门导通输入电压Vin对电容充电当时钟无效时传输门关断电容上的电压就被保持住供后续电路量化。这里对传输门的要求极高导通电阻要小保证快速充电、关断电阻要大防止电荷泄漏、电荷注入和时钟馈通效应要小。电荷注入是模拟开关的核心难题。当传输门的控制信号C从高变低关断时栅极电压变化通过栅-沟道电容会将一定量的电荷注入到信号通路和保持电容上导致保持的电压发生误差。为了减小这种效应版图上可以采用差分结构、增加 dummy开关电路上可以采用下极板采样等技术。4.3 在CMOS图像传感器中的角色“CMOS图像传感器技术指南”这个热词正好引出了传输门的一个高端应用。在主流CMOS图像传感器如APS-C的每个像素单元中通常包含一个光电二极管和几个MOS晶体管。其中传输晶体管本质上就是一个由转移栅控制的高性能传输门。它的任务是将光电二极管在曝光期间积累的信号电荷完整、快速地转移到浮动扩散节点进行读出。这个传输门的性能直接关系到图像的灵敏度、噪声和动态范围。它需要极低的漏电流暗电流、极高的关断电阻和良好的电荷转移效率。这里的工艺和设计与标准逻辑传输门相比有着更特殊和苛刻的要求。5. 关键性能参数与仿真测试方法5.1 必须关注的性能指标设计或选用一个传输门不能只看它通不通必须量化评估以下指标导通电阻在指定电源电压、控制电压和信号电压下传输门导通时从输入到输出的电阻。它决定了信号传输的延迟和带宽。通常需要仿真整个信号电压范围内的Ron曲线关注其最大值。关断漏电流传输门关断时从输入端或输出端流向另一端的电流。这个电流必须非常小特别是在采样保持电路或高阻节点中漏电流会导致存储的电荷泄漏电压漂移。电荷注入开关关断时由于栅压变化注入到信号通道的电荷量。通常用“等效的输入电压偏移”来衡量即注入的电荷除以后端节点的总电容。时钟馈通由于栅-源/漏覆盖电容控制信号时钟的跳变会直接耦合到信号通路上产生毛刺。带宽传输门导通时其低通滤波特性的-3dB带宽。由Ron和负载电容CL决定带宽 BW ≈ 1 / 。传输延迟信号通过导通的传输门所产生的延时与Ron和负载电容有关。5.2 基于仿真工具的实操验证在实际项目中我们主要依靠仿真来验证设计。以Cadence Virtuoso和Spectre仿真器为例典型的仿真流程如下直流分析用于测量导通电阻和漏电流。Ron测量将传输门控制端置为导通电平输入端接直流电压源Vin并进行直流扫描如从0扫到VDD输出端接一个理想的电流表或设置为直流输出。测量输出电流Iout则Ron Vin / Iout。可以绘制Ron随Vin变化的曲线。漏电流测量将控制端置为关断电平输入端接一个固定电压如VDD/2输出端接一个对地的大电阻并测量其电压或者直接测量从输入端到输出端的电流。瞬态分析用于观察开关瞬态行为、测量延迟、观察电荷注入和时钟馈通效应。开关行为给输入端加一个方波或正弦波信号控制端加一个频率较低的方波时钟。观察输出波形看其是否紧跟输入并在关断时是否保持稳定。电荷注入观测构建一个简单的采样保持电路。传输门输出接一个保持电容如1pF到地。输入接直流电压控制端加一个脉冲。在控制脉冲下降沿关断时刻观察保持电容上的电压阶跃变化这个变化量就是电荷注入引起的误差电压。交流小信号分析用于测量导通状态下的带宽。将传输门偏置在导通状态控制端加直流导通电压输入端加一个直流偏置电压如VDD/2。然后在输入端加入一个交流小信号源进行AC扫描分析观察输出电压随频率的变化找到-3dB点。6. 设计优化与常见问题排查6.1 如何优化传输门性能根据应用侧重点不同优化方向也不同追求低导通电阻增大NMOS和PMOS的宽长比。但这会增大栅电容减慢开关速度并增加电荷注入量。需要折衷。追求低电荷注入对称布局精心设计版图使栅-源和栅-漏的覆盖电容尽可能对称。采用虚拟管在信号路径旁并联一个尺寸相同但控制信号反相的“虚拟传输门”其注入的电荷与主门相反可以抵消一部分。下极板采样在采样保持电路中将保持电容的底板而非顶板接传输门可以显著减小电荷注入的影响因为注入到底板通常是固定电位的电荷不会改变顶板信号板的电压。追求高开关速度减小晶体管的尺寸以降低栅电容同时需要接受Ron增大的代价。更重要的是必须提供边沿非常陡峭、驱动能力强的控制信号。6.2 实战问题排查清单在实际调试中如果发现传输门电路工作不正常可以按以下清单排查现象可能原因排查思路与解决方法输出高电平不足NMOS单管传输高电平阈值损失检查控制信号是否完整互补PMOS是否正常导通。确保/C信号能低到GND。输出低电平不为0PMOS单管传输低电平阈值损失检查控制信号是否完整互补NMOS是否正常导通。确保C信号能高到VDD。开关速度慢导通电阻Ron太大或负载电容CL太大1. 仿真Ron是否在预期范围。2. 检查负载如后级栅电容是否过重。3. 检查控制信号边沿是否够陡。关断时漏电大传输门未彻底关断或寄生二极管漏电1. 测量关断时C和/C的电压确保一个为VDD一个为GND。2. 检查信号电压是否超出电源轨导致寄生二极管正偏。3. 在高温下仿真漏电流检查工艺角。输出有毛刺时钟馈通栅-源/漏电容耦合1. 观察控制信号跳变沿与输出毛刺的对应关系。2. 优化版图减小覆盖电容。3. 在输出端增加一个小电容滤波会降低带宽。采样保持电压漂移电荷注入或关断漏电流1. 区分是瞬时跳变电荷注入还是缓慢漂移漏电。2. 针对电荷注入采用下极板采样、虚拟管等技术。3. 针对漏电检查传输门关断电阻、节点阻抗并考虑使用栅压自举开关等技术。短路电流大控制信号C和/C存在重叠用高速示波器或仿真仔细观测C和/C的时序确保无重叠。优化控制信号产生电路的驱动和延迟。6.3 进阶技巧栅压自举开关对于要求极高的模拟开关应用比如高速高精度ADC的采样开关基本的传输门仍然不够。因为其导通电阻Ron会随着输入信号电压变化而变化这引入了非线性。栅压自举开关是一种先进的电路技术它通过一个自举电容使得传输门中作为开关的那个MOS管通常是NMOS的栅-源电压VGS在导通期间保持恒定与其源极即输入信号电压无关。这样Ron就恒定不变了实现了高度线性的传输。虽然电路更复杂但在14位乃至更高精度的ADC中这几乎是标配技术。从两个背靠背的MOS管到芯片中无处不在的“万能开关”CMOS传输门的故事告诉我们最优雅的设计往往源于对基本物理特性的深刻理解与巧妙利用。它不像运算放大器那样复杂也不像数字处理器那样宏大但正是这些简单、可靠的基础单元构成了我们整个微电子世界的基石。下次当你看到电路图里的那个小方框时希望你能想起它内部精妙的互补结构想起那些关于阈值损失、电荷注入和版图匹配的考量。真正掌握它意味着你拿到了通往模拟与数字混合电路设计深处的一把钥匙。