计组计算机系统冯诺依曼计算结构5个特点程序的编译执行过程性能指标的计算一、计算机系统概论冯·诺依曼体系存储程序、运算器控制器存储器I/O、二进制、指令串行执行层次结构微程序级 → 机器级 → OS级 → 汇编级 → 高级语言级性能指标CPI、MIPS、CPU时间 指令数×CPI÷主频二、数据表示与运算1. 数制与编码定点数原码/反码/补码/移码补码加减统一移码比浮阶浮点数IEEE754符号位阶码偏置尾数隐含1阶码决定范围、尾数决定精度校验奇偶校验、CRC、海明码d位检错纠1位2. 算术逻辑单元ALU加法器串行进位慢、并行进位CLA快补码加减运算、溢出判断双符号位/进位异或移位逻辑移位、算术移位、循环移位三、存储系统重点层次结构Cache—主存—辅存速度↓容量↑成本↓主存SRAMCache用、DRAM主存用需刷新Cache映射直接映射 / 全相联 / 组相联替换算法FIFO、LRU、随机写策略写直达、写回、写分配/非写分配局部性原理时间局部性 空间局部性四、指令系统指令格式操作码地址码定长/变长操作码寻址方式立即、直接、间接、寄存器、基址、变址、相对、堆栈CISC vs RISCRISC指令少/定长/单周期/Load-Store架构五、CPU 与数据通路CPU组成PC、IR、MAR、MDR、通用寄存器、ALU、CU指令周期取指→译码→取数→执行→写回间址/中断周期可插入数据通路单总线/多总线结构寄存器间传送用控制信号硬布线控制器 vs 微程序控制器微程序慢但规整六、控制单元CU微命令相容性/互斥性微指令格式水平型并行度高、垂直型像机器指令微程序控制存储器存放微程序顺序/散转执行七、总线与 I/O总线数据/地址/控制总线同步/异步仲裁集中/分布I/O方式程序查询CPU忙等中断保存现场、向量地址、嵌套DMA外设直连内存总线窃取不占CPU算力通道专用I/O处理器八、常见易混点速记SRAM掉电丢但无需刷新DRAM需刷新Cache命中率↑→平均访存时间↓但不改变主存容量补码右移补符号位逻辑右移补0浮点加减先对阶小阶向大阶对齐再尾数加减中断响应在指令执行结束边界DMA在总线空闲周期