AMBA总线协议学习笔记——APB

AMBA总线协议学习笔记——APB背景常用接口信号介绍APB从机设计APB主机设计参考背景APB 是 AMBA 家族中的低功耗、低成本外设总线协议非流水线、同步设计每次传输至少需要 2 个时钟周期。APB2协议主要定义了基本的总线接口没有握手协议只有基本的读写传输。APB3增加了PREADYPSLVERR信号。PREADY用于表示APB传输的完成可以实现slave的等待功能。PSLVERR用以指示slave的错误状态。APB4增加了PPROTPSTRB。PPROT信号实现安全和非安全的数据传输可实现系统在不同安全属性的控制传输保证系统的安全性。PSTRB信号用于实现部分数据的写操作可以指示一笔传输中的一部分数据有效。APB5增加了WAKEUPUSERPAIRTY等信号。wake-up用于实现低功耗的控制通过控制时钟只在传输的时候开启减少动态功耗的消耗。user则增加了基本信号之后的用户自定义信号。parity主要针对安全系统设计中的保护功能。APB5只是提一下还没用过不是很懂常用接口信号介绍PCLK时钟所有APB信号都是上升沿触发PRESETn复位低电平有效通常直接与系统总线的复位信号相连resetPADDR地址读写共用位宽一般设为32 bit或64 bitPSELx有多个slave的情况下对其进行选择PENABLE指示 APB 传输的第二个和后续周期。PENABLE在写操作周期结束后会同PSEL一同拉低除非又需要立即跟随下一次传输。PWRITE高电平表示写低电平表示读PWDATAPWRITE为时有效表示写数据可以是816 或32 bits wide.PRDATAPWRITE为0时有效表示读数据可以是816 或32 bits wide.为了省电地址信号和写信号、读信号在一次传输过后不会改变直到下一次传输发生。PWDATA将在PENABLE的下个周期被驱动PRDATA将在PENABLE的下个周期被采样。APB3中增加了PREADY使读写操作也由原来的基础传输多了有等待的传输。当PSEL和PENABLE都为高的时候slave 把 PREADY拉低了说明slave没有准备好需要等待一段时间。APB3中还增加了PSLVERR实现slave反馈给master error response的功能使读写操作也由原来的基础传输多了有错误标志的传输。读取和写入事务都可能发生错误使用pslverr来指示APB传输上的错误情况。当pselpenable和pready均为高电平时仅在APB传输的最后一个周期内才认为pslverr有效其他时间不考虑pslverr。若pslverr信号置高则表示此次传输失败但并不表示此次写寄存器失败寄存器的值还是可能跟新。如果是多数据也并不意味着 rdata 全是0PPROT通过控制总线上的访问权限来提供安全保护。共3bit分别表示简言之0位指示是普通还是特权1位指示是安全还是非安全2指示是数据还是指令。PS当任何一个PSEL, PENABLE或者PREADY为低时可以将PSLVERR拉低这是推荐并不是强制要求。APB外围设备不要求必须支持PSLVERR引脚当不使用该引脚时应被置低。13.PSTRB写字节选通信号可以使写数据总线上的数据片段化即指示数据总线上那几个字节数据有效使写数据总线上的稀疏数据传输成为可能。由于数据位最大为32bit即4个字节。因此PSTRB位宽为4位每一位对应一个字节设置为1时指示该字节数据有效。需注意在读操作中PSTRB所有位必须设置为低电平。当置为高电平时写选通脉冲指示写数据总线的相应字节通道包含有效信息。写数据总线的每八位有一个写选通脉冲因此 PSTRB [n] 对应于PWDATA [(8n 7) : ( 8n)]APB从机设计APB从机主要需要做以下几件事看到 PSEL PENABLE PWRITE → 采样 PWDATA/PSTRB写寄存器看到 PSEL PENABLE !PWRITE → 驱动 PRDATA需要等待时 → 拉低 PREADY否则拉高 PREADY可选pslverr置位PSLVERR 在传输完成拍PSEL PENABLE PREADY置位具体置位原因由外设根据自身功能定义常见于非法地址、权限违规、不支持的操作等场景非法地址访问如访问了外设地址空间中不存在的寄存器地址、地址越界超出外设实现的寄存器范围非法操作类型如对只读寄存器发起写操作、对不支持稀疏写PSTRB的外设发起了部分字节写访问权限违规如Non-secure 访问PPROT[1]1尝试访问 Secure 寄存器、Normal 模式PPROT[0]0尝试访问 Privileged 寄存器外设状态不允许如对配置寄存器写入非法值如保留字段、外设处于低功耗/时钟关闭状态无法响应注意PSLVERR 置位 ≠ 操作未发生协议原文“Transactions that receive an error might or might not have changed the state of the peripheral. This is peripheral-specific and either state is acceptable.”“A Requester which receives an error response to a read transfer might still use the data. A Completer cannot rely on the error response to prevent the reading of a value on PRDATA.”即写 PSLVERR寄存器可能已经被更新规范允许这种实现。比如CPU发起一个写操作外设返回了一个SLVERR。这个写操作可能根本没生效寄存器没变也可能生效了一半部分位写了部分没写。对设计的影响这意味着软件驱动不能因为收到了错误就认为“肯定没写进去”也不能认为“肯定写进去了”。软件的正确处理方式是重新读取该寄存器来确认而不是凭错误码做状态缓存。读 PSLVERRPRDATA 上的数据可能无效但master可能仍然使用它slave不能依赖 PSLVERR 来阻止读操作对设计的影响Slave硬件不能把“返回错误”当作“把PRDATA清零”的理由。即即使slave端打算返回读错误也必须把PRDATA驱动到一个确定的值可以是0也可以是当前寄存器的值不能出现高阻态X或未定义的毛刺。否则如果master直接使用了prdata的值且该值为x或z态可能会导致芯片挂死。APB主机设计设计流程概览需求分析 → 接口定义 →状态机设计→ 信号生成 → 握手控制 → 错误处理 → 验证状态机设计——核心实现APB的状态机是标准的Mealy型FSM状态机按以下状态运行IDLE空闲 — APB 接口的默认状态。SETUP建立 — 当需要发起传输时接口进入 SETUP 状态此时相应的选择信号 PSELx 被置位。接口在 SETUP 状态仅保持一个时钟周期并在下一个时钟上升沿无条件进入 ACCESS 状态。ACCESS访问 — 使能信号 PENABLE 在 ACCESS 状态中被置位。以下信号在 SETUP 到 ACCESS 的跳变过程中、以及 ACCESS 状态内的各周期之间必须保持不变PADDRPPROTPWRITEPWDATA仅写传输PSTRBPAUSERPWUSER即所有控制信号已经在 SETUP 阶段给出进入 ACCESS 时直接锁存不动。ACCESS 等待期间PREADY0信号继续冻结直到 PREADY1 的那一拍ACCESS 状态的退出由 Completer 的 PREADY 信号控制若 Completer 将 PREADY 保持为 LOW接口保持在 ACCESS 状态。若 Completer 将 PREADY 驱动为 HIGH则退出 ACCESS 状态如果没有更多传输总线返回 IDLE如果还有后续传输总线直接进入 SETUP 状态。 SETUP阶段必须维持至少1个时钟周期。注意规范明确SETUP 状态只持续 1 个时钟周期无条件进入 ACCESSACCESS阶段可以通过PREADY延长PREADY 0 → 保持 ACCESS 状态所有信号不变PREADY 1 → 退出 ACCESS传输完成状态转换时PENABLE的建立时间要满足时序要求参考[1]: AMBA总线协议的总结 - APB