不少 PCB 设计完成EDA 软件 DRC 全部通过仿真也没有报错送去打样却出现良率问题线路开路、相邻线路微短路、阻焊桥脱落、SMT 焊接出现锡珠桥连。很多问题根源来自线宽线距没有做 DFM 面向制造的设计考量。电气上理论可行的参数放到实际生产加工环节会受到蚀刻、阻焊、贴片焊接工艺的约束。一、蚀刻工艺对线宽线距的约束PCB 图形转移蚀刻环节化学药液不仅垂直腐蚀铜箔还会横向侧蚀。理论设计线宽经过蚀刻之后实际成品线宽会出现偏差。工厂会做蚀刻补偿但补偿能力存在上限。当线宽线距逼近设备最小极限侧蚀波动影响会被放大部分线路变细甚至断开相邻线路发生短路风险上升。设计建议不要直接使用厂家极限参数保留安全余量。常规普通板工艺标称最小 6/6mil实际设计尽量不要全部网络都压到 6mil。对于高密度信号区域不得已使用极限参数电源大电流网络必须放宽。内层铜箔蚀刻均匀性弱于外层内层最小线宽线距建议比外层适当放宽。加厚铜板材2oz 及以上侧蚀更明显不适合做很细的走线选型加厚铜就要接受更大的最小线宽。二、阻焊层与线距之间的相互影响两条走线间距过小中间阻焊油墨会形成很窄阻焊桥。阻焊桥宽度不足在曝光显影、高温回流焊过程中阻焊容易脱落、起翘。一旦阻焊桥丢失两条相邻铜箔之间失去绝缘保护潮湿环境下漏电风险提升SMT 过炉也容易发生锡渣搭桥短路。行业普遍要求阻焊桥最小宽度常规工艺不低于 3‑4mil。也就是说两条铜箔之间间距除去两边阻焊收缩要保证中间阻焊桥达标。部分设计版图走线间距刚好卡 6mil扣除阻焊偏移实际阻焊桥不足生产良率下降。高电压区域更不能依靠窄阻焊桥实现绝缘安规安全距离以铜箔之间间隙为准阻焊层不能计入爬电距离。三、SMT 贴片焊接带来的线距要求PCB 过回流焊高温时焊锡具备流动性。焊盘附近走线距离焊盘过近熔融焊锡容易流到相邻走线上造成锡珠、桥接短路。焊盘和旁边信号线之间的间距不能等同于普通走线‑走线间距需要适当放大。BGA 芯片下方区域走线密度高BGA 逃逸走线线宽线距经常做到工艺下限。BGA 区域除了线宽线距还要考虑焊盘环宽、过孔盘间距。BGA 内部如果走线过细过密不仅制版良率低焊接之后助焊剂残留容易卡在狭小缝隙长期可靠性下降。BGA 扇出设计时要平衡布线密度与工艺能力不要无限压缩空间。四、不同网络分组建立完整 DRC 规则集很多工程师 EDA 软件只设置一套全局线宽线距所有网络共用。正确做法是按照网络类别建立多组电气规则电源大电流网络、普通低速信号、高速阻抗受控信号、高压安规网络分别配置最小线宽、最小间隙。全局规则只设置最低工艺底线特殊网络使用分组规则覆盖全局。检查的时候不能只跑默认 DRC重点检查电源走线有没有被局部缩窄、高压网络和低压网络之间间隙是否满足、BGA 下方走线有没有压到工艺极限、内层走线参数是否和外层混同。DRC 检查只能发现几何重叠安规耐压、载流温升DRC 无法识别需要工程师人工复核关键网络。五、打样前 DFM 自查清单核对板材铜厚确认最小线宽线距是否匹配该铜厚工艺加厚铜不使用细线。 2. 区分内层、外层走线内层参数适当放宽不直接复制外层规则。 3. 核查高压网络铜到铜间隙按安规标准不把阻焊算作绝缘距离。 4.BGA、QFN 芯片下方逃逸走线评估阻焊桥宽度避免阻焊脱落风险。 5. 大电流网络检查是否存在局部走线瓶颈焊盘过渡位置是否出现缩颈。 6. 差分、高速受控阻抗网络确认叠层对应的线宽防止内外层阻抗混淆。线宽线距 DFM 不是可有可无的附加步骤是连接原理图理论和批量生产的桥梁。很多隐性失效问题都可以在设计阶段通过 DFM 检查提前规避减少多次改版成本。