一、开篇今天系统学习了 i.MX6ULL 的 I2C 裸机驱动从最底层的物理层一路走到寄存器操作最后到用逻辑分析仪抓包验证。这篇博客把整个学习路径整理出来方便回顾。二、I2C 物理层2.1 两根线I2C 只有两根线SDA数据线双向SCL时钟线主机产生2.2 开漏 上拉I2C 引脚必须是开漏输出不能是推挽。输出结构能主动拉低能主动拉高能否并联推挽✅✅❌ 会短路开漏✅❌靠上拉✅ 线与开漏只能拉低高电平靠外部上拉电阻。这样多个设备接在一起不会短路谁拉低谁赢。2.3 START / STOP信号SCLSDASTART11 → 0STOP10 → 1START 和 STOP 都发生在SCL 高电平时这是它们和普通数据位最大的区别。2.4 数据位传输SCL 低时SDA 允许改变准备。SCL 高时SDA 必须保持采样。SDA 的所有变化都发生在 SCL 低电平期间否则会被误判为 START/STOP。2.5 ACK / NACK每发完 8 位第 9 个时钟是应答位名称SDA含义ACK拉低收到了继续NACK不动高没收到 / 结束发送方在第 9 位释放 SDA由接收方控制。2.6 MSB FirstI2C 规定高位先发先发 D7最后发 D0。2.7 完整波形示例发10101100D71 D60 D51 D40 D31 D21 D10 D00 ACK ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ SCL ─────┘ └─────┘ └─────┘ └─────┘ └─────┘ └─────┘ └─────┘ └─────┘ └─────┘ └── SDA ────────────┐ ┌───────┐ ┌───────────────┐ └─────┘ └───────────┘ └───────────────三、i.MX6ULL I2C 寄存器3.1 寄存器总览寄存器偏移作用IADR0x00从机地址主机不用IFDR0x04分频决定 SCL 频率I2CR0x08控制命令I2SR0x0C状态结果I2DR0x10数据写发读收3.2 I2CR 关键位位名称作用7IEN使能5MSTA主从 START/STOP边沿触发4MTX发送/接收方向3TXAK接收时回 ACK/NACK2RSTARepeat START3.3 I2SR 关键位位名称作用5IBB总线忙4IAL仲裁丢失1IIF传输完成标志核心0RXAK收到的应答IIF 是核心每发/收完一个字节硬件自动置 1软件写 0 清。3.4 I2DR写 I2DR 就是发送不需要额外命令。四、代码逐段解析4.1 i2c_initvoid i2c_init(I2C_Type *base) { IOMUXC_SetPinMux(IOMUXC_UART4_RX_DATA_I2C1_SDA, 1); IOMUXC_SetPinMux(IOMUXC_UART4_TX_DATA_I2C1_SCL, 1); IOMUXC_SetPinConfig(IOMUXC_UART4_RX_DATA_I2C1_SDA, 0x10B0); IOMUXC_SetPinConfig(IOMUXC_UART4_TX_DATA_I2C1_SCL, 0x10B0); base-I2CR ~I2CR_IEN; base-IFDR 0x15; base-I2CR | I2CR_IEN; }做两件事配引脚复用为 I2C1开漏 上拉配控制器关 IEN → 设 IFDR → 开 IEN顺序不能乱IFDR 只在 IEN0 时可写。4.2 wait_i2c_iifint wait_i2c_iif(I2C_Type *base) { while((base-I2SR I2SR_IIF) 0); base-I2SR ~I2SR_IIF; if ((base-I2SR I2SR_RXAK) ! 0) return -1; return 0; }三步等 IIF → 清 IIF → 查 RXAK。这是所有字节传输的同步点。4.3 i2c_writevoid i2c_write(I2C_Type *base, unsigned char dev_addr, unsigned char reg_addr, unsigned char *data, int data_len) { base-I2SR ~(I2SR_IAL | I2SR_IIF); base-I2CR | I2CR_MTX; base-I2CR | I2CR_MSTA; base-I2DR (dev_addr 1) | 0; wait_i2c_iif(base); base-I2DR reg_addr; wait_i2c_iif(base); for (i 0; i data_len; i) { base-I2DR data[i]; wait_i2c_iif(base); } stop: base-I2CR ~I2CR_MSTA; while((base-I2SR I2SR_IBB) ! 0); delay_ms(5); }核心规律写 I2DR → 等 IIF → 查 RXAK每个字节走一遍。五、关键理解点5.1 为什么(dev_addr 1) | 0I2C 第一个字节格式bit7~bit1 7 位地址 bit0 R/W0写1读左移 1 位把地址移到高 7 位最低位填 R/W。5.2 MSTA 是边沿触发MSTA 0→1发 STARTMSTA 1→0发 STOP不是电平触发是变化触发。5.3 SCL 和 SDA 是独立的SCL 拉低不代表 SDA 也拉低。两根线各自由不同的管子控制。5.4 IIF 写 0 清i.MX I2C 的 IIF 是写 0 清和大多数寄存器相反base-I2SR ~I2SR_IIF; // 正确 base-I2SR | I2SR_IIF; // 错误写 1 无效六、实验用逻辑分析仪抓包6.1 工具逻辑分析仪不是频谱分析仪软件PulseView廉价克隆版或 Logic正版 Saleae6.2 接线逻辑分析仪板子CH0SDAB33 / UART4_RX_DATACH1SCLB34 / UART4_TX_DATAGNDGNDGND 必须接否则波形会乱。6.3 设置采样率≥ 1MHz推荐 4MHz加 I2C 解码器SDA 选 CH0SCL 选 CH1触发条件START 条件6.4 期望结果Start Address: 0x50 (Write) ACK Data: 0x00 ACK Data: 0xAB ACK Data: 0xCD ACK Stop6.5 检查项检查项应该是什么STARTSCL 高时 SDA 下降地址0x50 左移 1 位 写位ACK第 9 位 SDA 被拉低数据和程序里发的一致STOPSCL 高时 SDA 上升七、踩过的坑开漏和推挽搞反以为开漏只会拉高实际是只能拉低。START 的 SDA 方向START 是 SDA 1→0MSTA 0→1 是命令两者不冲突。SCL 拉低不代表 SDA 拉低两根线独立。IIF 写 0 清和大多数寄存器相反。IFDR 只在 IEN0 时可写顺序不能乱。没有超时机制从机不响应会死循环。八、总结I2C 串行 同步 开漏 多主多从。i.MX6ULL 的 I2C 控制器把协议全部硬件化软件只操作 4 个寄存器。核心流程写 I2DR → 等 IIF → 查 RXAK。START/STOP 靠 MSTA 边沿触发。