做工业设备最怕的不是代码写 bug而是存储的数据莫名其妙丢了。前阵子改一台数据记录仪现场陆陆续续回来几台配置丢失的设备排查到最后问题出在内部 Flash这台设备每小时写一条工况记录还频繁更新校准参数几年下来一个扇区擦写次数超了读出来全是 0xFF。后来我把非易失存储整块换成了 Everspin 的 MR25H40CDF主控是 STM32F723ZE跑了小半年再没有一台返修。这篇就把整个方案的硬件连接、SPI 时序、驱动代码和掉电一致性处理完整记录下来给同样在工业现场跟存储较劲的同行一个参考。1. 为什么我会把 Flash/EEPROM 换成 MR25H40CDF1.1 工业存储的几个“死穴”先说痛点。工业设备里的非易失存储传统上就两条路NOR Flash 和 EEPROM。NOR Flash 便宜、容量大但它有个要命的特性——写之前必须先擦除。擦除按扇区来一个扇区往往 4KB 起步擦一次要几十毫秒而且擦写寿命通常只有一万到十万次。如果你的设备要频繁记录工况、累计运行时间、温度曲线这类数据Flash 的磨损就像一颗定时炸弹。我的数据记录仪就是典型例子每小时写一条记录看似不频繁但设备常年 7x24 运行算下来一个扇区撑不了几年。EEPROM 的情况好一些按字节/页写寿命在百万次量级但写入速度感人一个字节往往要等 3~5ms 的写周期页面写入虽然快一些也逃不掉擦写寿命上限。更麻烦的是掉电瞬间如果正好在做擦除或写入轻则这一条数据坏掉重则整个扇区被擦成一串 0xFF配置参数、校准数据、设备序列号全没了。这种故障在售后上是灾难级的因为现场根本没法复现只能靠用户返修才能定位。1.2 MRAM 不是“高级 EEPROM”存储原理完全不同MR25H40CDF 属于磁阻随机存储器MRAM原理和 Flash、EEPROM 完全是两个世界。它的存储单元是一个磁隧道结MTJ两层铁磁材料中间夹着一层极薄的绝缘层。自由层的磁化方向可以改变和参考层的磁化方向相同时电阻低相反时电阻高读数据就是检测这个电阻值。写入则是通过芯片内部的电流脉冲产生磁场把自由层的磁化方向翻转过来。关键在于数据是以磁性状态保存的而不是以电荷保存的。Flash 是靠电子隧穿进浮栅写多了绝缘层会老化所以有寿命限制MRAM 每次写入只是改变磁化方向材料本身没有不可逆的损伤所以理论上没有磨损这个概念。Everspin 的数据手册里写的写入耐久是 10 的 16 次方量级对你来说就是“不用再考虑磨损”。同时它断电后数据不丢也不需要刷新和 SRAM、DRAM 又有本质区别。1.3 一颗 MR25H40CDF 指标对照表拿我做数据记录仪的这颗 MR25H40CDF 来说容量 4Mbit也就是 512KB组织方式是 512K x 8bit走标准 SPI 接口。CDF 后缀在我这颗料上对应 SOIC-8 封装和工业温度档-40℃ 到 85℃采购时以代理商给的具体选型表为准。它支持的最高 SPI 时钟是 40MHz读写速度对称读多快写就多快。下面是它和 Flash/EEPROM 的直观对比项目NOR FlashEEPROMMR25H40CDF (MRAM)写入前是否需要擦除必须按扇区擦除不需要但按字节写要等写周期不需要典型单次写入等待页编程 0.3~1ms 擦除 20~100ms字节写 3~5ms无等待随 SPI 时钟直接完成写耐久1 万~10 万次/扇区约 100 万次10^16 次量级掉电时擦除风险擦除中途掉电会毁掉整个扇区影响当前写周期数据只影响正在传输的字节数据保持10~20 年10 年以上典型 20 年量级随机字节写基本不能单字节写可以但慢可以而且和读一样快这颗芯片还有一个被很多人忽略的优点它对写入地址没有页边界限制。SPI EEPROM 写数据时一旦跨过页边界数据会被截断甚至回卷MRAM 没有页缓冲地址会在线性空间里一直递增你可以一口气从 0x00000 写到 0x7FFFF中间不存在“页”的概念。这对做数据日志特别友好日志区可以当成一块大磁带直接顺序追加。2. 硬件接线STM32F723ZE 的 SPI1 与 MR25H40CDF 引脚规划2.1 引脚分配与原理图要点STM32F723ZE 是 Cortex-M7 内核、216MHz 主频自带 512KB Flash 和 256KB SRAM外设丰富SPI 有 6 个。我选 SPI1 是因为它在 APB2 总线上时钟可以跑得更高而且我的板子上 SPI1 引脚没有被其他功能占用。MR25H40CDF 的标准 SPI 接口一共 8 个引脚接线如下MRAM 引脚功能接到 STM32F723ZECS#片选低有效PA4GPIO 推挽输出默认拉高SCKSPI 时钟PA5SPI1_SCKAF5SI串行输入MOSIPA7SPI1_MOSIAF5SO串行输出MISOPA6SPI1_MISOAF5HOLD#暂停通信低有效通过 10k 电阻上拉到 3V3WP#硬件写保护低有效通过 10k 电阻上拉到 3V3VCC电源3V3就近放 100nF 去耦电容VSS地GND这里有个选型逻辑CS 我不用 SPI 的硬件 NSS而是用普通 GPIO 手动控制。原因后面会讲SPI 外设的硬件 NSS 在多字节事务中间控制不够灵活一旦时序没配合好CS 提前拉高写事务就被打断了。GPIO 控制 CS 是 SPI 外挂存储器件最稳妥的做法。CubeMX 里 SPI1 配置成 Full-Duplex Master8bit 数据宽度MSB FirstCPOL0、CPHA0Mode 0预分频选 4。我的系统里 APB2 是 108MHz预分频 4 得到 27MHz 的 SCK低于 MRAM 的 40MHz 上限留了余量。千万不要图快把分频设成 2那样 SCK 会到 54MHz超了器件规格时序上迟早出事。2.2 WP# 和 HOLD# 不能悬空这是新手最容易踩的坑。MR25H40CDF 的 HOLD# 引脚可以在不拉高 CS 的情况下暂停 SPI 通信WP# 则用来做硬件写保护。这两个引脚内部没有强上拉悬空就是浮空电平。工业现场有变频器、接触器、电机电磁干扰一上来浮空的 HOLD# 可能被拉低一下芯片就“挂住”了表现为后续读写全部超时或者数据错乱。所以这两个引脚必须接 10k 上拉到 3V3让它们常驻高电平等于把这两个功能永久关闭。另外 VCC 引脚除了放 100nF 陶瓷电容我建议在电源入口再放一个 4.7uF 的钽电容或陶瓷电容。MRAM 写入瞬间内部要产生磁场脉冲瞬态电流比普通 EEPROM 大电源纹波如果压不住可能出现偶发写错误。这个细节在实验室用稳压电源时看不出来到了现场电源环境差的时候就会冒出来。2.3 上电复位期间的 CS 电平问题还有一个非常隐蔽的硬件坑MCU 复位期间所有 GPIO 都是高阻输入态PA4 此时等于悬空。如果 MRAM 的 CS# 没有外部上拉上电瞬间它可能处于不确定电平恰好被当成一次片选有效把 SCK、MOSI 上的毛刺信号解释成写指令往某个地址写入垃圾数据。虽然概率不高但对于掉电重启频繁的设备时间长了总会撞上一次。解决方法是给 CS# 也加一个 10k 上拉电阻到 3V3或者至少在 STM32 的 GPIO 初始化里第一步就把 PA4 配置成推挽输出并输出高电平再初始化 SPI 外设。初始化顺序很重要顺序反了复位后 SPI 外设先使能、GPIO 后配置中间就可能漏出毛刺。我在批量板上两招都用了图个安心。3. 从 SPI 时序看 MRAM 的读写模型3.1 命令集比 Flash 少了一半MR25H40CDF 的指令集非常清爽没有 Flash 那一大堆 sector erase、block erase、page program 命令。常用命令就这几条命令操作码功能说明WREN0x06写使能置位状态寄存器里的 WEL 位WRDI0x04写禁止清零 WEL 位RDSR0x05读状态寄存器WRSR0x01写状态寄存器配置块保护READ0x03读数据发送命令 3 字节地址后连续输出WRITE0x02写数据发送命令 3 字节地址后连续写入地址是 19 位有效A18~A0对应 512KB 空间。发送时按 3 字节地址帧传先发高字节地址帧的最高 5 位对器件来说是无所谓的可以填 0。和 SPI NOR Flash 相比这里没有“擦除”这一步也没有“页编程等待时间”这个概念所以状态机逻辑简单得多。3.2 READ一条事务读到底读操作是最直观的先把 CS# 拉低发 0x03再发 3 个字节的起始地址然后 MCU 持续给 SCKMRAM 就一个字节一个字节地把数据从 SO 引脚吐出来。CS# 在整个过程中保持低电平不需要中途停顿地址会自动递增。读完想要的长度后把 CS# 拉高结束这次事务。这里要注意一个 SPI 半双工习惯问题很多做惯了软件模拟 SPI 的人读数据时喜欢“只收不发”但在 STM32 的 SPI 外设里主机要产生时钟就必须从 MOSI 发东西即使读指令完成后发的全是 0x00 也没关系。MRAM 在收到完整的读指令后就不再关心 MOSI 上的内容只要 CS# 为低、SCK 在跳它就会持续输出数据。3.3 WRITE先 WREN再一帧数据写操作比读多一步必须先在 CS# 低电平期间发送一条单独的 WREN0x06命令把 WEL 位置 1然后再拉高 CS#。之后才能发起 WRITE 指令。注意WREN 和 WRITE 之间CS# 必须先拉高再拉低这是 SPI 器件共同的要求不能图省事把两帧连在一起。WRITE 操作本身是CS# 拉低发送 0x02发送 3 字节地址然后连续送出要写的数据最后一个字节的 SCK 结束、CS# 拉高写入就算完成。整个过程不需要等待任何写周期CS# 拉高的瞬间数据已经落进存储阵列了。这比 EEPROM 那 3~5ms 的写周期等待爽太多。每次写操作前 WREN 都不能省写完一次之后 WEL 位会被自动清零也就是说哪怕你连写两段数据第二段也得重新发一次 WREN。3.4 状态寄存器与块保护RDSR 可以随时读取状态寄存器。低 3 位里bit0 是 WEL写使能锁存位bit1/bit2 是块保护位。默认情况下块保护是关闭的整个 512KB 都可写。如果你的产品有独立的参数区不希望被应用层的 bug 误写可以用 WRSR 把某些地址范围保护起来。但我实际项目里没有开块保护因为我有更细粒度的 CRC 和乒乓缓冲机制块保护反而限制了日志区的灵活写入。还有一个细节MRAM 的写入既快又没有磨损所以“写完数据后要不要回读校验”这个问题的答案不是“性能扛得住”而是“必须做”。SPI 链路在工业环境下是有可能被干扰的状态机上认为写完不代表物理上真的写对。我在后面第 6 部分会专门讲这个习惯。4. STM32F723ZE 驱动实现4.1 CubeMX 配置与时钟我用的是 STM32CubeMX 生成工程HAL 库为主但 CS 控制全部走 GPIO。SPI1 配置成 Full-Duplex Master数据宽度 8bitMSB FirstMode 0预分频 4SCK 27MHz。在 GPIO 设置里把 PA4 配置为 GPIO_Output初始电平 HIGH。PA5、PA6、PA7 交给 SPI1 复用功能不要自己再手动操作这几个脚的输出。时钟这块很多人会忽略STM32F723ZE 的 SPI1 挂在 APB2 上APB2 时钟树的配置直接决定 SPI 实际速率。我在 SystemClock_Config 里把 APB2 配成 108MHz预分频 4 得到 27MHz。如果你的工程把 APB2 配成了 54MHz预分频就要选 2同样能拿到 27MHz。一定要算清楚别想当然认为预分频 2 就一定比 4 快。4.2 基础读写函数下面是裸函数的基础版本阻塞式适合理解时序。实际工程里我在它外层包了 DMA后面再讲。#include main.h extern SPI_HandleTypeDef hspi1; #define MRAM_CMD_WREN 0x06 #define MRAM_CMD_WRDI 0x04 #define MRAM_CMD_RDSR 0x05 #define MRAM_CMD_WRSR 0x01 #define MRAM_CMD_READ 0x03 #define MRAM_CMD_WRITE 0x02 #define MRAM_CS_LOW() HAL_GPIO_WritePin(MRAM_CS_GPIO_Port, MRAM_CS_Pin, GPIO_PIN_RESET) #define MRAM_CS_HIGH() HAL_GPIO_WritePin(MRAM_CS_GPIO_Port, MRAM_CS_Pin, GPIO_PIN_SET) static void MRAM_WriteEnable(void) { uint8_t cmd MRAM_CMD_WREN; MRAM_CS_LOW(); HAL_SPI_Transmit(hspi1, cmd, 1, HAL_MAX_DELAY); MRAM_CS_HIGH(); } void MRAM_Read(uint32_t addr, uint8_t *buf, uint32_t len) { uint8_t cmd[4]; cmd[0] MRAM_CMD_READ; cmd[1] (uint8_t)(addr 16); cmd[2] (uint8_t)(addr 8); cmd[3] (uint8_t)(addr); MRAM_CS_LOW(); HAL_SPI_Transmit(hspi1, cmd, 4, HAL_MAX_DELAY); HAL_SPI_Receive(hspi1, buf, len, HAL_MAX_DELAY); MRAM_CS_HIGH(); } void MRAM_Write(uint32_t addr, const uint8_t *buf, uint32_t len) { uint8_t cmd[4]; MRAM_WriteEnable(); cmd[0] MRAM_CMD_WRITE; cmd[1] (uint8_t)(addr 16); cmd[2] (uint8_t)(addr 8); cmd[3] (uint8_t)(addr); MRAM_CS_LOW(); HAL_SPI_Transmit(hspi1, cmd, 4, HAL_MAX_DELAY); HAL_SPI_Transmit(hspi1, (uint8_t *)buf, len, HAL_MAX_DELAY); MRAM_CS_HIGH(); }这里有几个细节值得说。第一HAL_SPI_Transmit 和 HAL_SPI_Receive 之间CS 必须保持低电平因为这两段数据属于同一条事务我自己用 GPIO 控制 CSHAL 不会去碰它所以没问题。第二HAL_SPI_Receive 内部会不断发送 0x00 来产生时钟MRAM 对此不敏感这是 OK 的。第三MRAM_CS_GPIO_Port和MRAM_CS_Pin是由 CubeMX 生成的宏引脚名按你自己的工程实际替换即可。4.3 DMA 批量传输示例阻塞式函数简单但数据记录仪每 10ms 要写一批数据CPU 不能一直耗在 SPI 传输上。STM32F723ZE 有 DMA配合 SPI 能做到后台传输、前台干别的。批量写 DMA 的思路是把“命令头 数据”拼成一个 buffer一次性交给 DMA 发送C 语言代码大致长这样void MRAM_WriteDMA(uint32_t addr, const uint8_t *buf, uint32_t len) { static uint8_t txbuf[4 256]; MRAM_WriteEnable(); txbuf[0] MRAM_CMD_WRITE; txbuf[1] (uint8_t)(addr 16); txbuf[2] (uint8_t)(addr 8); txbuf[3] (uint8_t)(addr); memcpy(txbuf[4], buf, len); MRAM_CS_LOW(); HAL_SPI_Transmit_DMA(hspi1, txbuf, 4 len); }写完 DMA 之后要等传输完成中断再拉高 CS否则 CS 提前拉高最后一个字节可能没送进去。批量读 DMA 也是一样的套路用 HAL_SPI_TransmitReceive_DMA把命令头放在 TX buffer数据从rxbuf[4]开始取void MRAM_ReadDMA(uint32_t addr, uint8_t *buf, uint32_t len) { static uint8_t txbuf[4 256]; static uint8_t rxbuf[4 256]; memset(txbuf, 0xFF, sizeof(txbuf)); txbuf[0] MRAM_CMD_READ; txbuf[1] (uint8_t)(addr 16); txbuf[2] (uint8_t)(addr 8); txbuf[3] (uint8_t)(addr); MRAM_CS_LOW(); HAL_SPI_TransmitReceive_DMA(hspi1, txbuf, rxbuf, 4 len); // 在 DMA 完成回调里执行 memcpy(buf, rxbuf[4], len); 然后 MRAM_CS_HIGH(); }DMA 模式最大的坑是 buffer 生命周期。写完 DMA 后 CPU 不会等你如果 D 级优化下编译器把 static 数组优化没了或者下一次调用把还没传完的 buffer 覆盖了数据就乱了。所以要么用 static/全局数组要么用双缓冲乒乓切换要么在 DMA 完成回调里做好状态机。这个“时序 缓冲所有权”问题比 SPI 本身难搞得多。4.4 关于 HAL 与寄存器实现的选择HAL 库函数方便但每调一次 HAL_SPI_Transmit 有固定的函数调用开销而且它在发送时会处理超时、标志位等逻辑。我批量写入时用的是 DMACPU 不参与逐字节搬运所以 HAL 的开销就不是瓶颈了。如果你对延迟极其敏感比如要在中断里写几个字节完成掉电保存可以直接操作寄存器把整个流程压到几条指令。但寄存器版本调试和移植成本高我的经验是HAL DMA 足够工业数据记录仪用了没必要为了“炫技”去手撸寄存器。5. 工业现场的掉电一致性问题5.1 撕裂写MRAM 也躲不掉的原子性问题MRAM 消除了磨损和擦除等待但它并没有帮你解决“多字节事务的原子性”问题。想象一下你正在写一条 128 字节的记录写到第 60 个字节时突然掉电结果就是前 60 字节是新数据后 68 字节还是旧数据甚至第 60 个字节本身在位级别上也是半新半旧。这在数据库领域叫“撕裂写”torn writeMRAM 的每个字节写入虽然是瞬时的但整条多字节记录并不是原子的。和 Flash 比MRAM 已经好很多了Flash 在擦除中途掉电可能毁掉整个 4KB 扇区MRAM 最多毁掉你正在写的那几个字节其余数据安然无恙。但这不代表你能裸写数据。工业设备存储的每一笔数据都必须能容忍“写到一半断电”这个极端情况否则现场迟早给你上一课。5.2 校验和 序号最简单可靠的防呆我的第一层保护是 CRC16 序号。每条记录在头部放 magic 字段、序号、长度、CRC数据区放实际内容。CRC 覆盖整个记录magic 用来快速判断这块区域有没有被写过#define CONFIG_MAGIC 0xA5A5A5A5 typedef struct __attribute__((packed)) { uint32_t magic; // 固定魔数0xA5A5A5A5 uint32_t seq; // 写入序号越大越新 uint16_t length; // payload 字节数 uint16_t crc; // 对 payload 计算的 CRC16-CCITT uint8_t payload[240]; // 业务数据 } config_record_t; uint16_t crc16_ccitt(uint16_t crc, const uint8_t *buf, uint32_t len) { for (uint32_t i 0; i len; i) { crc ^ (uint16_t)buf[i] 8; for (int b 0; b 8; b) { if (crc 0x8000) crc (crc 1) ^ 0x1021; else crc 1; } } return crc; }读的时候拿到记录先校验 magic再校验 CRCCRC 不过直接判定这条记录无效。这套逻辑无论掉电发生在哪都能识别出坏数据但识别出来之后还得知道用哪个备份所以需要双份存储。5.3 乒乓缓冲与配置管理配置参数这类数据我建议用“乒乓缓冲”来管理在 MRAM 里划两个同样大小的槽位比如 0x00000 和 0x10000 各放一份配置记录。写新配置时永远写到“当前有效版本”的对侧槽位写完校验通过后这个槽位成为新有效版本。开机恢复逻辑很简单读两个槽位分别校验 magic 和 CRC取有效且序号大的那份。这样设计的精妙之处在于任何时候至少有一份配置是完整的。因为写入只动一个槽位另一个槽位始终保留着上一次成功的配置。即使写新配置写到一半断电损坏的也只会是新写的那个槽位旧槽位依然可用系统下一次启动还能用旧配置正常跑起来。如果你的产品对配置更新的原子性要求极高还可以再加一个提交标记数据区全部写完并回读校验通过后最后写入两个字节的固定提交值。因为 MRAM 写入是瞬时的提交值只有写完才会生效掉电时如果提交值没写进去就认为这次更新没提交。我用冗余的两个字节做提交值是为了防止掉电瞬间单个字节在半写状态。5.4 按这个思路做数据日志数据日志和配置不同日志是追加型的。我的记录仪日志区直接顺序写每条记录格式是magic2 字节 序号4 字节 长度2 字节 CRC162 字节 data。顺序写的好处是 STM32 只需要记住当前写指针每次把新记录追加到指针处。读日志时从头扫描读到 magic 不对或者 CRC 不对就停认定从那里开始是垃圾区。由于 MRAM 没有擦除限制日志区写满后可以直接从头覆盖而不需要先擦除整个扇区。传统 Flash 日志满了一圈要花几十毫秒擦除才能继续写MRAM 则完全不需要覆盖旧数据就跟写新数据一样快。这也是我选 MRAM 做日志的核心原因之一。6. 实测数据与踩坑记录6.1 性能和写入寿命实测在 27MHz SCK 下我实测连续读 512KB 大约 155ms连续写 512KB 也差不多这个量级换算下来约 3.3MB/s。这个速度对一条 10ms 写 8 字节工况记录的应用来说简直是降维打击。以前用内部 Flash 写一条记录算上擦除和等待有时要几十毫秒现在几十微秒就完成了CPU 占用基本可以忽略。耐久性方面我做了一个加速测试用一个脚本循环向固定地址写 0x55/0xAA 交替值跑了整整一周大约几千万次写入读回来的值始终正确。虽然没有跑到数据手册标的极限但这个量级已经足以说明“不需要考虑磨损”在实际工程里意味着什么。换 Flash几万次就得开始做磨损均衡了。6.2 坑 1HOLD# 悬空导致偶发读错误最早一版样板 HOLD# 和 WP# 都没接上拉直接悬空。单板调试一切正常一装进电控柜旁边变频器一启动读回来的数据偶尔就有几个字节错乱。用示波器抓 HOLD# 引脚发现干扰一上来会有毛刺拉到低电平把正在进行的 SPI 传输“暂停”了主机还在继续发时钟器件却不输出数据于是后续字节全部错位。后来给两个引脚各加 10k 上拉故障消失。这个坑几乎每个做 SPI 存储的工程师都会遇到只是表现方式不同有人是写入错乱有人是读取超时。6.3 坑 2复位瞬间 CS 悬空第二版样板出现过一个很诡异的现象设备每次上电配置参数的某一个字节偶尔变成 0xAA。排查到最后发现是 MCU 复位期间 PA4 处于高阻态MRAM 的 CS# 电平不确定上电瞬间的 SCK/MOSI 毛刺被当成了写指令。因为 SCK 的毛刺不一定完整写入的数据很随机0xAA 只是碰巧出现的值。解决方法是 CS# 加外部上拉并且 GPIO 初始化顺序保证先拉高 CS、再初始化 SPI。这之后这个现象再没出现过。6.4 坑 3杜邦线跑到 27MHz实验室里用杜邦线连接 MRAM 和 STM32F723ZE 开发板SCK 频率调到 27MHz 后读写 100 次有几次校验失败。这个跟器件没关系纯粹是信号完整性杜邦线没有阻抗控制走线又长27MHz 方波沿路上反射严重MISO 上的回波把采样点搞坏了。我把 SCK 降到 13.5MHz预分频 8后立即正常。最终批量板上 MRAM 和 MCU 的走线控制在 5mm 以内SCK 才重新跑回 27MHz。这提醒我最大时钟频率是器件的上限不是你的信号链路能力上限实际能跑多快由 PCB 决定。6.5 一个救过命的回读校验习惯最后说一个我自己的习惯MR25H40CDF 写入后我一定会回读校验。理论上它写入不需要等待、不会有写周期失败但 SPI 链路上的毛刺、电源瞬态、接触不良都可能让数据没完整进到存储阵列。我每写一条日志回读 64 字节的开销在 27MHz 下只有几十微秒对设备毫无影响但对出厂前的生产测试意义巨大。前阵子有一批板子在产线上偶发写入异常就是靠回读校验拦下来的后来查出是贴片环节污染了 CS 引脚。如果当时省了这一步这批板子流到现场售后成本会高出几个数量级。MR25H40CDF 和 STM32F723ZE 这套组合目前在我的项目里已经稳定跑了半年多。工业设备的存储做保守一点总没错硬件上用 MRAM 消除磨损和擦除等待软件上用 CRC、序号、乒乓缓冲把撕裂写处理干净再加上回读校验这道最后防线数据丢失这种事基本就可以从售后清单里划掉了。