1. 地平面分割的底层逻辑与常见误区1.1 为什么AGND和DGND不能随便混着接很多刚上手AD20画板子的朋友看到原理图里一堆GND符号第一反应就是“反正都是地连一块儿不就完了”。我刚开始画板子那会儿也这么想结果一块音频采集板搞出来底噪大得没法看示波器一测数字时钟的谐波全串到模拟通道里去了。后来才明白AGND和DGND在原理图里可以都叫GND但在PCB物理实现上它们承载的电流性质完全不同。模拟地AGND上流动的是传感器、运放、ADC参考端这类小信号电流通常都在微安到毫安级别对电压波动极其敏感。数字地DGND上跑的则是MCU、FPGA、数字逻辑芯片的开关电流尤其是时钟翻转瞬间di/dt可以大到几十毫安每纳秒。这两个电流如果在同一段铜皮上汇合数字电流产生的高频压降就会直接叠加到模拟参考点上ADC采样精度直接崩掉。注意不是所有板子都需要分割地平面。如果板上没有高精度模拟电路或者数字边沿速率很低比如普通51单片机跑12MHz整块地平面反而更稳。分割地平面是手段不是目的。1.2 什么情况下必须做地平面分割判断标准其实不复杂我一般看三条板上有分辨率超过12位的ADC或DAC且采样率高于1kSPS模拟信号幅度小于100mV或者信噪比要求高于60dB数字部分有时钟频率超过20MHz的器件或者有开关电源、电机驱动这类大功率开关电路。三条中占了两条我就建议认真考虑分割。如果只占一条可以先尝试单点接地或者局部铺铜隔离不一定非要动刀切平面。1.3 最常见的三个错误做法错误一把AGND和DGND完全切开中间只留一个0欧电阻。这种做法在低频板子上勉强能用但高频回流路径被强行拉长数字信号的回流会绕一大圈形成大环路EMI反而更差。错误二在AD20里用Place Line画一条线就当分割了。AD20的Polygon Pour Cutout和Place Line是两回事用线画出来的只是丝印或者走线根本没有切断铜皮。正确做法是用Place Polygon Pour Cutout或者用Place Split Plane。错误三分割后两个地之间只连一根细线。这根线的电感在MHz频段就是个大阻抗数字噪声照样耦合过去。连接桥要够宽或者用多个过孔阵列。2. AD20中地平面分割的完整实操流程2.1 前期准备层叠设计与网络规划在AD20里动手之前先把层叠结构定下来。我常用的四层板结构是Top信号、GND完整地平面、PWR电源平面、Bottom信号。如果是双层板那就只能在Bottom层做地平面分割Top层走线要格外小心。网络规划这一步很多人忽略但特别关键。在原理图阶段就要把AGND和DGND分开命名不要都叫GND然后指望在PCB里改。AD20的Net Label是跟着网络走的原理图里叫AGNDPCB里才会出现AGND网络。我一般会在原理图里加一个0欧电阻或者磁珠把AGND和DGND在原理图层面就连起来这样PCB里两个网络天然就是连通的分割的时候只需要处理铜皮形状。2.2 在AD20中创建分割平面的两种方法方法一Polygon Pour Cutout这是最直观的做法。先在GND层铺一个完整的Polygon Pour覆盖整个板框。然后用Place Polygon Pour Cutout在需要隔离的区域画一个闭合形状AD20会自动把这块铜皮挖掉。挖掉之后再在挖掉的区域里单独铺一块AGND的Polygon Pour。具体操作步骤选中GND层执行Place Polygon Pour沿着板框画一个大矩形网络选GND执行Place Polygon Pour Cutout在模拟区域画一个闭合多边形把模拟部分圈出来双击原来的GND Polygon在属性面板里勾选“Remove Islands”和“Shelve”之前先Repour在挖空的区域里再执行Place Polygon Pour网络选AGND画一个覆盖该区域的多边形右键Polygon选择Repour All让AD20重新计算铜皮。方法二Split Plane如果用的是负片层Internal Plane那就用Place Split Plane。在负片层上画分割线AD20会自动把平面分成多个区域每个区域可以指定不同网络。负片层的好处是不用担心热焊盘连接问题但AD20里负片层的可视化不如正片直观新手容易看花眼。提示我个人的习惯是四层板用正片铺铜做分割六层以上如果中间有专门的GND Plane层才考虑负片。正片的好处是所见即所得DRC检查也更直观。2.3 分割线的宽度与连接桥设计分割线不是越宽越好也不是越细越好。太细了加工时蚀刻不干净容易残留毛刺导致短路太宽了占用宝贵的布线空间。我一般用20mil到30mil的分割线宽这个宽度在大多数PCB厂家的工艺能力范围内也能保证足够的隔离。连接桥的设计更讲究。AGND和DGND之间不能完全断开否则两个地之间的电位差可能大到几百毫伏接口芯片会烧。连接桥的位置要选在数字信号不经过的地方通常放在板子边缘或者电源入口附近。桥宽我一般给100mil以上或者用多个过孔阵列连接。如果两个地之间需要隔离但又必须连通我会用磁珠或者0欧电阻跨接。磁珠选型看频率特性比如在100MHz处阻抗为600欧的磁珠能有效抑制数字噪声串到模拟侧。0欧电阻则适合低频场合成本低调试时还可以断开测量。3. 分割后的布线与回流路径处理3.1 模拟信号线绝对不能跨越分割缝这是地平面分割后最容易犯的致命错误。假设你在Top层走了一根模拟信号线从AGND区域出发经过DGND区域上方最后到达ADC。这根线在DGND区域上方的回流路径就被分割缝切断了回流电流只能绕远路形成一个巨大的环路。这个环路会像天线一样接收和辐射噪声模拟信号上会叠加大量的数字干扰。正确的做法是模拟信号线全程走在AGND区域上方如果必须经过数字区域那就把模拟信号线换到内层并且保证内层参考平面是完整的AGND。AD20里可以用Design Rules High Speed Return Path来检查回流路径是否连续。3.2 数字信号线跨越分割缝的补救措施有时候布局限制数字线不得不跨越分割缝。这时候我会在跨越点附近放一个** stitching capacitor**通常是100nF的0402电容跨接在AGND和DGND之间。这个电容为高频回流提供了一个低阻抗路径让数字信号的返回电流不用绕远路。电容的放置位置很关键要尽量靠近信号线的跨越点距离不超过5mm。电容的接地端要用短而宽的走线连接到各自的地平面过孔至少打两个减少电感。3.3 过孔阵列与缝合孔的正确使用分割缝两侧的地平面我习惯每隔100mil到200mil打一排缝合过孔。这些过孔的作用是让两个地平面在射频层面保持等电位减少共模辐射。过孔直径用0.3mm到0.5mm间距不要超过最高频率对应波长的十分之一。举个例子如果板上有100MHz的时钟波长在FR4里大约是1.5米十分之一就是15厘米。但实际上为了保险我一般按1/20波长来算也就是7.5厘米。不过实际布局中缝合孔间距通常远小于这个值100mil到200mil2.5mm到5mm已经足够。注意缝合孔不要打在分割缝的正中间要打在分割缝两侧的铜皮上否则过孔会短路两个网络。AD20里可以用Tools Via Stitching/Shielding来批量放置。4. 常见问题排查与实战避坑经验4.1 AD20报错“Unknown Pin”怎么处理这个问题在地平面分割时特别常见。原因通常是原理图里的网络名和PCB里的网络名不一致或者分割后某个焊盘的网络被意外修改了。我遇到过一次是因为在原理图里把AGND和DGND用0欧电阻连起来但0欧电阻的封装没有指定网络导致PCB里两个网络都变成了“Unknown”。解决办法在AD20里执行Design Netlist Configure Physical Nets检查每个器件的网络映射。如果是0欧电阻的问题双击电阻在属性面板里把两个焊盘的网络分别指定为AGND和DGND。如果还是不行就在原理图里给0欧电阻的两个引脚分别加上Net Label重新导入网表。4.2 铺铜后DRC报大量短路错误分割地平面后DRC报短路是最让人头疼的。常见原因有三个分割缝没有完全闭合两个Polygon在某个点接触了缝合孔打在了分割缝上把两个网络短路了Polygon Pour的Clearance规则设置太小两个铜皮之间的间距不够。排查方法在AD20里按L键打开View Configuration只显示GND层和AGND层把其他层全部隐藏。然后放大分割缝区域逐段检查是否有铜皮接触。如果是缝合孔的问题选中过孔看它的网络属性是不是正确。Clearance规则我一般设20mil最小不低于15mil。4.3 分割后模拟指标反而变差的原因这种情况我也遇到过分割完地平面ADC的ENOB反而从11位掉到9位。查了半天发现是分割缝把模拟部分的回流路径切断了。模拟部分虽然有自己的AGND铜皮但AGND铜皮和DGND铜皮之间的连接桥位置不对模拟电流的回流被迫绕到了数字区域。解决办法重新规划连接桥的位置让模拟电流的回流路径最短。具体做法是在AGND区域和DGND区域的交界处靠近模拟电源入口的地方放连接桥。同时检查AGND铜皮上有没有孤岛孤岛上的器件没有参考地性能肯定差。4.4 常见问题速查表问题现象可能原因排查方法解决措施DRC报短路分割缝未闭合隐藏其他层放大检查重新画Cutout确保闭合Unknown Pin网络名不一致检查网表映射重新指定网络或改原理图模拟噪声大回流路径断裂检查信号线下方参考平面调整走线或加缝合电容地平面孤岛铺铜未连接查看Polygon属性加缝合孔或调整铺铜连接桥发热桥太窄测量桥宽加宽到100mil以上5. 从实战案例看地平面分割的取舍5.1 一个音频采集板的完整分割过程去年做的一块音频采集板24位ADC采样率48kSPS板上还有STM32F4和SD卡接口。布局阶段我就把板子分成了三块模拟区运放ADC、数字区MCUSD卡、电源区LDODC-DC。地平面分割方案GND层用Polygon Pour Cutout把模拟区挖出来单独铺AGND。数字区保留DGND。电源区的地也归到DGND因为DC-DC的开关噪声很大不能污染AGND。AGND和DGND之间在ADC下方用两个0欧电阻连接位置选在ADC的AGND引脚附近。布线时模拟信号线全部走Top层下方参考平面是AGND。数字信号线走Bottom层参考平面是DGND。SD卡的时钟线包地处理包地过孔间距50mil。最后实测ADC的ENOB达到21.5位底噪在-110dBV以下。5.2 一块电机驱动板的教训另一块电机驱动板当时偷懒没有分割地平面结果MCU频繁复位。用示波器看MCU的VDD引脚发现每次电机换向时都有几百毫伏的尖峰。后来重新改板把功率地和信号地分开功率地单独走粗线回到电源入口信号地铺在MCU下方两者在电源入口处单点连接。改板后复位问题彻底消失。这个案例说明地平面分割不是模拟电路的专利大功率开关电路同样需要。关键是搞清楚电流的回流路径让大电流不经过小信号区域。5.3 什么情况下我选择不分割也不是所有板子都要分割。比如一块纯数字的物联网节点MCU跑48MHz板上有WiFi模块和传感器接口。这种板子我通常不分割地平面而是保证地平面完整靠合理的布局和去耦电容来抑制噪声。因为WiFi模块的射频部分对地平面完整性要求极高分割反而会破坏天线的参考地。判断依据很简单如果板上没有对噪声极度敏感的模拟前端完整地平面通常是更好的选择。分割地平面会带来回流路径断裂的风险这个风险在高速数字电路里可能比噪声耦合更致命。6. 地平面分割后的验证与测试方法6.1 用AD20的DRC和DFM检查分割完成后第一件事是跑DRC。AD20的Design Rules Clearance里把AGND和DGND之间的间距规则单独设一条我一般设20mil。然后执行Tools Design Rule Check重点看Short-Circuit和Clearance两类错误。DFM检查也不能少。嘉立创的DFM工具可以检查最小线宽、最小间距、过孔大小等工艺参数。分割缝的宽度如果小于6mil很多厂家做不出来或者良率很低。我一般把分割缝控制在20mil以上既保证隔离效果又不会给厂家添麻烦。6.2 实际测量地平面噪声板子打回来后我会用示波器测量AGND和DGND之间的电压差。探头的地线要尽量短用弹簧地针不要用鳄鱼夹。测量点选在ADC的AGND引脚和MCU的DGND引脚附近。正常情况下两个地之间的直流电压差应该在10mV以内交流噪声在1mVpp以内。如果交流噪声超过10mVpp说明连接桥或者缝合电容没起作用需要检查布局。6.3 用频谱仪看辐射有条件的话用近场探头扫一下板子表面的辐射。重点看分割缝附近有没有明显的热点。如果分割缝处辐射很强说明两个地之间的共模电流没有被有效抑制需要加缝合孔或者调整连接桥位置。我自己的经验是分割缝处的辐射通常比完整地平面高6dB到10dB。如果高太多比如超过15dB那分割方案肯定有问题要么是回流路径断了要么是连接桥太窄。7. 一些容易被忽略的细节7.1 分割缝不要穿过晶振和时钟线下方晶振和时钟线是板上最强的噪声源之一。分割缝如果从它们下方穿过时钟信号的回流路径会被切断辐射会急剧增加。我一般会在晶振下方保留完整的DGND铜皮分割缝绕开这个区域。7.2 接口连接器的地处理板子上的接口连接器比如USB、HDMI、以太网它们的屏蔽地通常要接到DGND。但如果接口附近有模拟电路就要小心了。我的做法是在连接器下方单独铺一块地用多个过孔连接到DGND同时和AGND保持足够距离。7.3 散热焊盘的地连接有些芯片底部有散热焊盘比如QFN封装的LDO或者DC-DC。这些焊盘通常要接到地平面但接AGND还是DGND要看芯片功能。LDO的散热焊盘接AGNDDC-DC的接DGND。如果搞反了LDO的散热焊盘会把数字噪声引入模拟侧。7.4 拼版时的地平面处理拼版的时候如果一块板上有AGND和DGND拼版后的V-CUT或者邮票孔位置要避开分割缝。否则掰板子的时候分割缝处的铜皮容易撕裂导致两个地短路或者断路。我一般把分割缝放在板子内部距离板边至少2mm。8. 写在最后的一些个人体会地平面分割这件事说到底是对电流回流路径的理解。AD20只是一个工具它帮你把铜皮切开但切在哪里、怎么切、切完怎么连全靠你对电路工作原理的把握。我见过太多人照着教程画了一遍结果板子跑不起来就是因为没搞明白为什么要这么切。我自己的习惯是每次画板子之前先在纸上画一遍电流回流路径。模拟电流从哪来、到哪去、回流走哪条路数字电流从哪来、到哪去、回流走哪条路。两条路径如果有交叉那就考虑分割如果没有交叉那就保持完整地平面。这个习惯帮我避免了很多坑。还有一点分割地平面不是一劳永逸的。板子打回来后一定要实测。示波器、频谱仪、近场探头有什么用什么。数据不会骗人测出来的噪声水平才是最终评判标准。如果测出来有问题改板的时候优先调整布局和连接桥位置而不是盲目加电容。最后分享一个小技巧在AD20里可以用Layer Stack Manager里的“Signal Integrity”功能做简单的阻抗和回流分析。虽然不如专业仿真软件精确但对于大多数中小规模设计来说已经足够发现明显的回流路径问题。花十分钟跑一下比打回来改板划算得多。