做了这么多年硬件我最大的体会之一就是RJ45网口的EMC设计是最容易让人头疼、也最值得提前花功夫的地方。网线一拉就是一两米等于在机壳外面挂了一根巨大的天线接口本身又裸露在外静电、浪涌、射频干扰全都从这儿往板子里钻。很多项目都是原理图没问题、功能调试全通过结果一送实验室做EMC测试就原形毕露——辐射发射超标、ESD打两下网口就假死、浪涌直接干掉PHY芯片。这篇文章我就把自己做RJ45以太网接口EMC设计的完整思路整理出来从原理到原理图选型、从PCB布局到实测整改把关键点一个一个拆开讲清楚。不管你是刚开始接触以太网接口设计的硬件工程师还是被EMC测试折磨得焦头烂额的老兵这篇内容都值得你花十分钟过一遍。1. 为什么RJ45网口成了整机辐射和抗扰的双重短板1.1 网线是一根效率极高的天线很多人有个误区觉得以太网是差分信号差模信号互相抵消辐射天然就低。这个说法对了一半。差模辐射确实弱但你要知道真正决定辐射水平的不是差模分量而是共模分量。当差分对两条线上存在大小不相等、方向不一致的电流分量时多出来的那部分就是共模电流。普通PCB走线的共模辐射衰减很快但网线就不一样了——一根一米长的网线在几十MHz到几百MHz频段恰好处于高效率辐射的电尺寸范围内板上那一点点共模能量耦合到网线上就能形成明显的辐射超标。共模分量从哪来我总结下来主要有这么几个来源PHY芯片电源纹波和地弹通过芯片内部寄生路径耦合到信号线上差分走线跨过参考平面分割处回流路径被迫绕行差模就地转换成共模变压器初次级之间存在寄生电容初级侧的噪声直接耦合到次级侧相邻信号线串扰尤其是时钟线、电源走线平行贴近差分对机壳地和PCB地之间存在电压差通过线缆形成共模回路。换句话说网口EMC设计的核心任务就是管好共模电流这一件事。你可以把差分信号想象成两个人抬一桶水同步往前走水桶稳不稳取决于两人步伐、地面平整度完全一致一旦地面坑洼不平参考平面不连续或者两人力度不对称线对不对称水就会晃出来——晃出来的这部分就是共模分量网线就是把“洒出来的水”广播出去的天线。1.2 从线缆进来的干扰远比你想的猛网口不只是往外辐射更是一个绝佳的“收集天线”。户外或工业现场的长网线会把静电放电、雷击感应浪涌、射频场耦合干扰统统引到PCB上。ESD测试按IEC 61000-4-2的标准接触放电±4kV、空气放电±8kV是家常便饭浪涌测试按IEC 61000-4-5线对地2kV、线对线1kV也很常见。如果接口防护没做好轻则网口丢包、速率降级重则PHY芯片当场报废、整板复位。这里我想特别提一下以太网和RS485、CAN这类低速接口的本质区别。低速接口可以用电阻分压、大电容滤波、光耦隔离一套组合拳把干扰挡在外面但以太网是10/100/1000Mbps的高速信号信号上升沿快、谐波丰富任何防护器件的寄生电容、任何滤波电路的插入损耗都会直接反映在眼图上。接口的保护思路必须是“疏导”而不是“硬堵”。所以我们在网口上用的防护器件都对结电容极其敏感所有端接和隔离电路的设计逻辑都跟低速接口完全不同。1.3 EMC设计前置省的是整个项目的时间我见过太多团队PCB回来后先调功能功能通了就以为万事大吉快送测了才想起来“EMC还没处理”。结果实验室跑一趟fail项出来一堆辐射发射超标、ESD打挂、浪涌击穿变压器。然后就开始了最痛苦的“事后整改”——加磁环、换共模电感、飞线改地、这里贴铜箔那里割地……运气好一周搞定运气不好改一版PCB又是两周打样周期项目进度直接崩掉。网口EMC设计其实没几个高深莫测的点原理图阶段的隔离、端接、防护、共模滤波Layout阶段的参考平面、隔离开槽、差分走线、接地处理每一项花半小时就能过一遍。这半小时的“前置设计”远比实验室fail之后再熬几个通宵划算得多。后面我就按原理图、PCB、实测整改三个阶段把这些年攒下来的要点一条一条说清楚。2. 原理图阶段关键器件选型与取值逻辑2.1 网络变压器隔离和共模抑制的第一道关网络变压器也叫网口隔离变压器、网变在以太网链路里的角色有三层一是信号耦合把PHY芯片的差分信号耦合到线缆侧二是直流隔离PHY侧和线缆侧完全电气隔离防止电位差形成地环路三是阻抗匹配和共模抑制。主流百兆网变变比是1:1电感量一般在350μH左右初次级之间的寄生电容越小高频共模隔离效果越好。变压器选型时最容易被忽略的是屏蔽引脚的处理。带屏蔽的网变内部有一层铜箔屏蔽层会引出一个或几个引脚。这个引脚的接法不同厂家、不同型号可能不一样有的要求接PHY地有的要求通过电容接机壳地有的要求直接悬空。这里千万不要照抄别人的电路必须看datasheet的典型应用电路。我自己就踩过坑一款国产网变屏蔽脚要求接PHY侧地我参照另一款要求接机壳地的方案画板结果辐射发射直接超标6个dB后来飞线改过来立刻降了8个dB。网变选型主要关注四个指标插入损耗、回波损耗、共模抑制比CMMR和隔离耐压。隔离耐压一般要选大于1.5kV的工业级产品建议2.25kV以上这对浪涌防护有很大帮助。另外如果PCB面积紧张可以直接选“带变压器RJ45座”把变压器集成到连接器里隔离等级通常也能做到1.5kV以上Layout会省心不少但价格高一些屏蔽壳接地问题同样要仔细处理。2.2 Bob Smith端接未用线对也要有“着落”先看一眼RJ45的引脚定义1/2是TX/-3/6是RX/-10/100M以太网实际只用了这两对线4/5和7/8在百兆下是空着的。很多设计图省事直接把空脚什么都不接这在EMC上是有隐患的——悬空的线相当于一段没有端接的“天线振子”恰好又和工作的差分线并列耦合过来的共模噪声无处泄放只能辐射出去。经典的解决方案就是Bob Smith端接把未用线对4/5、7/8分别通过一只75Ω电阻接到一个公共点公共点再经过一只高压电容比如2kV、1nF~2.2nF连接到机壳地。有时候也会在TX和RX线对的中心抽头之间跨一只75Ω电阻目的是给共模信号提供一个阻抗匹配的泄放路径。电阻取50~75Ω是经验值更接近线缆共模特征阻抗实际测试下来75Ω吸收效果更稳定。这只高压电容的作用容易被低估。它一方面给线缆侧耦合过来的共模高频噪声一个低阻抗路径回机壳地另一方面隔断了机壳地和电路地之间的直流电位防止形成地环路电流。电容的耐压一定要选对至少1kV以上最好2kV。我之前在浪涌测试里遇到过电容击穿换来的教训就是网口上的所有Y电容耐压等级宁高勿低。2.3 共模电感网口EMC整改的“万金油”如果说整个网口EMC设计里只能用一个器件我一定选共模电感。它的原理不复杂差分信号在两根线上方向相反在磁芯里产生的磁通互相抵消所以对差模信号来说共模电感基本是“透明”的共模信号在两根线上方向相同磁通叠加电感呈现很高的阻抗把共模噪声反射回源端。理想情况下对差模零影响、对共模高阻抗这个特性让它成了治理网口辐射的超强工具。位置安放上主流方案是放在变压器和RJ45座之间次级侧这样既能挡住线缆从外部耦合进来的共模噪声又能挡住变压器初级耦合过来的共模能量。百兆网只需要在TX和RX两对线上各放一颗双线共模电感千兆网四对线全部传数据要么四对各一颗要么选用集成的四线共模电感。这里提醒一句千兆网绝对不能用百兆网的共模电感顶上。百兆共模电感的谐振频率和带宽是按100M设计的直接用在千兆链路上会让高速信号的高频分量严重衰减轻则眼图变差重则link不上。选千兆共模电感时除了额电流、DCR一定要看它在100MHz以上的插入损耗曲线并且要注意共模阻抗不要选太大的一般选几十Ω到一百多Ω即可否则差模绕射也会影响信号质量。百兆网要求相对宽松但也建议选正规厂商的网络专用共模电感而不是随便拿一颗电源上用的凑数。2.4 防护器件结电容是高速信号的大忌RJ45接口的ESD和浪涌防护通常分两级。第一级放在最靠近连接器的地方用来承受大部分浪涌能量常见器件是气体放电管GDT或大通流TVS第二级放在变压器之后、PHY芯片之前用低结电容的TVS阵列把残压钳位到芯片能承受的水平。如果直接用工控上那种几十pF结电容的TVS防住了静电但网口可能直接link不上——因为结电容把高速信号的高频分量全吃掉了。具体选型数据我给个经验值百兆网口的TVS结电容建议在5pF以下千兆建议1.5pF以下越低越好。市面上有不少专为以太网设计的TVS阵列有的集成到RJ45座里有的需要外置。外置时布局上必须让它先于变压器和PHY也就是放在RJ45座和共模电感之间泄放路径越短越有效。防浪涌的大容量TVS或GDT放在接口最前端注意GDT的响应速度慢会有几十纳秒的残压后面仍然需要用TVS做第二级钳位。顺带提一句压敏电阻这事儿网口上偶尔能看到方案用压敏电阻并联在差分线上做差模浪涌防护但压敏电阻结电容偏大且一致性差我个人不太推荐用在千兆以太网上。百兆对成本敏感的产品可以接受但必须在信号完整性测试里确认眼图余量。2.5 老老实实参考PHY芯片手册别自己发明电路这一点是给所有“爱折腾”的工程师的忠告。PHY芯片厂商TI、Microchip、Broadcom、Realtek、裕太微等的datasheet里都会给出配套的网口参考电路有的还给出PCB Layout指南标注了变压器型号、共模电感型号、端接电阻取值、中心抽头接法。这些参考电路都是经过大量验证的你没看懂之前不要轻易改。特别是变压器中心抽头的接法不同PHY差异很大。有的PHY要求中心抽头直接接地有的要求接电源3.3V或1.8V并通过电容接地主要用于给Line Driver提供共模偏置。接法错了轻则信号幅度不对、传输距离变短重则功耗异常、芯片过热。拿ST、NXP这些MCU厂商的以太网评估板原理图来参考也可以但最终还是要回到你选的这颗PHY自己的手册上去核对。3. PCB布局布线网口区域的几个核心禁忌3.1 变压器下方的铜皮到底要不要挖空这是个老生常谈的问题但争论依然不少。我的工程结论是变压器正下方的铜皮建议挖掉。原因在于变压器初次级之间存在寄生电容如果下方铺了完整的参考铜皮初级侧的噪声会通过寄生电容耦合到次级侧的地变压器辛辛苦苦做的隔离等于被底下这块铜皮“短路”了一部分。把铜皮挖掉相当于在PHY侧地和线缆侧地之间形成一个物理隔离带切断了这条寄生耦合路径。但这里有个细节——不是把两块地完全断开就万事大吉。完全分开的两块地之间如果有电位差共模噪声照样通过分布电容耦合。所以工程上更常见的做法是在变压器下方保留一小块铜皮作“桥”两侧地通过它单点相连或者用磁珠/高压电容跨接两块地。桥的位置和宽度要严格控制理想情况是只在变压器中心点下方有一小块连接区域让回流路径可控。市面上的网变隔离脚位、屏蔽结构各不一样PCB开槽的具体位置要对照器件的封装尺寸图来做。偷懒的做法是直接把变压器下方整片区域设为禁止铺铜区Keepout然后根据EMI实测再决定要不要补桥。这个方法在大多数产品上都能过测而且给后续整改留了余地。3.2 布局顺序信号流怎么走器件就怎么摆网口区域的布局说简单也简单原则只有一条从外到内按信号流方向排——RJ45座 → 防护器件 → 共模电感 → 变压器 → PHY芯片。不要为了布局好看把某个器件绕到旁边去信号每多拐一个弯回流路径就多一段不确定性共模转换的风险就多一分。RJ45座和变压器之间的距离要尽量近通常控制在5~10mm以内。座子到变压器的差分走线短了线缆侧感应的高频干扰没有机会耦合到其他网络。变压器到PHY的距离可以放宽到20~30mm但越短越稳。如果你用的是带变压器的RJ45座座子到PHY的走线同样要短而且座子的金属屏蔽壳引脚接地方式要按规格书来处理。还有几个常见的坑提一下晶振和时钟芯片不要放在网口区域更不要在RJ45座正下方或旁边走时钟线DC-DC电感这种强辐射器件远离网口否则开关噪声会通过空间耦合到网口线路上PHY芯片的电源去耦电容要靠近电源引脚放置电源走线加宽并保证低阻抗回流否则PHY电源噪声耦合到信号线上一样会成为共模辐射的来源。3.3 差分走线等长、耦合、不跨分割是铁律以太网差分对的Layout要求其实大家多少都知道100Ω差分阻抗等长走线紧耦合远离其他信号。但落实到实地画板的时候违规操作还是经常出现。最常见的违规就是跨分割——走线从一个电源平面跨到另一个区域或从一个地平面跨到另一个地平面参考平面不连续回流电流被迫绕一个很大的圈差模信号在线对之间就会产生共模分量。这个共模分量直接顺着网线辐射出去是辐射发射超标的头号嫌疑。等长的要求根据速率区分百兆以太网对等长要求不苛刻几十mil的偏差基本无感千兆以太网要求严格得多同一对差分线的长度偏差建议控制在5mil以内四对线之间也不要相差太多。转弯处优先用圆弧或45度角避免直角。注意差分线之间要保持耦合别为绕等长把一对线拉得很开——耦合一旦变差共模抑制能力就大打折扣。差分对走线最好走在内层两侧有完整的地平面夹住外层用地线包住更好。如果必须在表层走两侧要有连续的GND铜皮跟随关键信号下方不要走其他信号线。还有一点很多人忽视PHY芯片的引脚到变压器之间的走线和变压器到RJ45座之间的走线最好都是完整的差分对不要通过过孔换层。真需要换层时要有回流地孔紧挨着信号过孔否则回流路径就被切断了。3.4 接地设计RJ45屏蔽壳怎么接别搞错关于RJ45座子金属屏蔽壳的接地我见过太多错误做法。最常见的是直接把屏蔽壳引脚连到PCB的数字地上——这样ESD打到屏蔽壳上时放电电流直接灌进数字地引起系统复位甚至芯片损坏。正确做法是屏蔽壳通过一只高压电容1nF~2.2nF/2kV连接到机壳地如果产品没有独立的机壳地比如塑料外壳就连到PCB地但同样隔着一只高压电容有时并联一只1MΩ电阻用于泄放积累电荷。这个电容有两个作用给高频干扰提供低阻抗路径到地同时隔断屏蔽壳与电路地之间的直流连接防止形成地环路。金属外壳的产品还要注意屏蔽壳和机壳的接触要可靠很多产品用导电泡棉或簧片压接装配时接触不良会导致ESD测试fail。网口变压器两侧的地也就是PHY侧地和线缆侧地也叫“安全地”或“机壳地”在整个PCB上要保持清晰的分割。PHY侧地是数字地的一部分线缆侧地一般通过高压电容连到机壳地两块地在变压器下方隔离形成“一进一出”的结构。这个设计做好了网口的抗扰能力和辐射表现都会很理想做反了后面想通过飞线补救都费劲。4. 实测认证中的典型问题与整改思路4.1 辐射发射超标先判断是不是网口这个源头辐射发射测试是很多产品过不去的坎。网口产品常见的超标频段在100~300MHz有时候更高跟板上的时钟频率、PHY的工作频率以及线缆长度都有关系。拿到预测试数据后第一件事不是急着改电路而是确认超标到底是不是网口引出来的。两个快速判断手段一是拔掉网线再测一遍如果超标频点消失说明辐射就是顺着网线出去的问题集中在网口部分二是用电流卡钳卡在网线上测共模电流共模电流大的频点往往就是辐射超标的频点。确认是网口的问题后按优先级做这些事先看变压器下方隔离有没有做好再看共模电感的阻抗够不够再看RJ45屏蔽壳接地是否正确。手上备几个不同感量的共模电感换着试是最快速的整改手段——这也是为什么我一直强调共模电感是整改“万金油”。如果辐射超标不仅网线拔了还在那就别在网口上死磕了回头查DC-DC、时钟、高速总线的布局用近场探头按信号路径慢慢找源头。网口有时只是“背锅侠”真正的问题在别的模块上。4.2 ESD放电测试失败的排查链路网口ESD测试IEC 61000-4-2失败的现象一般有三种网口断开后link不上或丢包严重、PHY芯片复位或整板复位、极端情况下芯片直接损坏。按以下链路去排查基本能覆盖九成问题第一步确认RJ45金属屏蔽壳到机壳地/PCB地的高压电容路径是否存在、是否短而直。如果放电点直接对着屏蔽壳打但屏蔽壳到地要绕很远那放电电流就会耦合到内部信号走线。第二步检查防护TVS的位置。TVS要尽量靠近连接器和泄放路径不要隔着共模电感才到TVS。共模电感对ESD高频分量而言阻抗很高ESD能量会在电感和变压器处找路绕行。第三步检查PHY芯片的复位、电源脚。用示波器挂在PHY电源和复位脚上打ESD看有无明显的毛刺跌落。如果有在电源处加强TVS或加磁珠隔离。第四步检查变压器。ESD能量可能通过变压器的寄生电容耦合到PHY侧如果PHY侧的TVS缺失或者泄放路径长也会出问题。整改优先级上我个人建议先把屏蔽壳高压电容接地做好这一步能解决一半以上的网口ESD问题。不要一上来就换隔离度更高的变压器——ESD测试的带宽太宽变压器隔离的边际效果容易被其他因素淹没。4.3 浪涌测试失败与整改手段网口浪涌IEC 61000-4-5最常见的失败形式是变压器次级或PHY芯片被打坏以及共模电感或端接电阻烧毁。从接口最外层到芯片的防护层次应该是GDT/大通流TVS放在最外侧 → 共模电感 → 变压器 → PHY侧低结电容TVS。如果变压器直接被打穿通常意味着前级的共模泄放没做好。整改时在RJ45座和变压器之间补一颗三极GDT或高泄放TVS对地做共模泄放同时确认GDT的地参考是机壳地而不是电路地。如果PHY侧被浪涌打坏则要确认PHY侧的TVS响应速度够快、泄放路径短且变压器次级中心抽头的接地电容没有开路。这里还要提醒一点浪涌测试要搭配最差网线长度来测因为线缆长度会显著影响感应能量。产品定型前最好把网线长度、环境温湿度这些变量都覆盖到别只测一个典型配置就觉得万事大吉。4.4 网口EMC问题速查表现象可能原因优先处理措施辐射发射100~300MHz超标共模电流沿网线辐射换高阻抗共模电感、确认变压器下方隔离、加磁环对屏蔽壳打ESD时丢包/复位屏蔽壳到机壳地泄放路径不畅补高压电容、缩短屏蔽壳接地走线PHY芯片被ESD打坏防护TVS结电容过大或位置靠后换低结电容TVS、调整TVS到座子侧