大模型深度学习算子库后端高性能计算【免费下载链接】flashinferFlashInfer: Kernel Library for LLM Serving项目地址https://gitcode.com/gh_mirrors/fl/flashinfer点击查看免费下载导读本文基于 FlashInfer 官方 API 文档 docs/api/norm.rst系统梳理归一化Normalization算子的完整家族从推理侧的 RMSNorm、LayerNorm、残差融合与 FP8/FP4 量化变体到专为视频生成、扩散 Transformer 设计的融合算子再到 BlackwellSM100/SM103/SM107上的训练级 Cake RMSNorm 前向/反向内核。读完本文你将掌握每个 API 的数学语义、形状与 dtype 约束、量化输出约定、底层双实现CuTe DSL 与 CUDA JIT的调度机制并能直接依据 flashinfer/norm/init.py 与 flashinfer/cake_rmsnorm_train.py 的源码在项目中落地使用。一、模块总览flashinfer.norm 的 API 家族flashinfer.norm是 FlashInfer 的归一化层内核集合包内文档明确将其定位为 Kernels for normalization layers见 docs/api/norm.rst。从 API 索引看整个模块可以分为四条主线主线API定位基础 RMSNormrmsnorm、rmsnorm_quant标准 RMSNorm 及其 FP8 量化变体残差融合fused_add_rmsnorm、fused_add_rmsnorm_quant、fused_add_rmsnorm_fp8_block_quant残差相加 归一化 量化单核融合Gemma 变体gemma_rmsnorm、gemma_fused_add_rmsnorm权重偏移 1 的 Gemma 风格归一化LayerNormlayernorm、layernorm_quant带 gamma/beta 的标准 LayerNorm 与 FP8 量化高级融合fused_rmsnorm_silu、fused_qk_rmsnorm_rope、三个fused_dit_*内核面向生成模型WAN VAE、视频 DIT的专用融合除此之外docs/api/norm.rst 还以独立小节 Training RMSNorm (Cake) 收录了flashinfer.cake_rmsnorm_train模块的 6 个训练级接口cake_rmsnorm、cake_rmsnorm_train_forward、cake_rmsnorm_train_backward、cake_rmsnorm_train_backward_workspace_bytes、cake_rmsnorm_train_backward_workspace、CakeRMSNormFunction。包内所有算子统一经由 flashinfer/norm/init.py 导出其__all__列表与上述 API 索引一一对应并额外导出gen_norm_module供 JIT 预编译使用。二、RMSNorm 基础算子数学语义与调用方式2.1 rmsnormrmsnorm是模块最核心的算子数学定义为out[i] (input[i] / RMS(input)) * weight[i]其中RMS(input)即均方根。函数签名与参数约束如下见 flashinfer/norm/init.pyrmsnorm(input: torch.Tensor, weight: torch.Tensor, eps: float 1e-6, out: Optional[torch.Tensor] None, enable_pdl: Optional[bool] None) - torch.Tensor参数约束说明input2D(batch_size, hidden_size)或 3D(batch_size, num_heads, hidden_size)输入张量weight(hidden_size,)缩放权重eps默认1e-6数值稳定项out可选若提供内核将就地更新该张量否则自动分配empty_like(input)enable_pdl可选是否启用 CUDA Programmatic Dependent LaunchSM90基本用法import torch import flashinfer x torch.randn(32, 4096, dtypetorch.bfloat16, devicecuda) w torch.randn(4096, dtypetorch.bfloat16, devicecuda) y flashinfer.norm.rmsnorm(x, w, eps1e-6)值得注意的实现细节该函数被注册为自定义算子flashinfer::rmsnorm通过register_custom_opmutates_args(out,)同时注册了对应的 fake 算子用于 torch.compile 元数据推导。3D 输入会走qk_rmsnorm_cute按 (batch, head) 行归一化2D 输入走rmsnorm_cute。2.2 gemma_rmsnorm 与 Gemma 风格gemma_rmsnorm与标准 RMSNorm 的唯一区别是权重带 1 偏移out[i] (input[i] / RMS(input)) * (weight[i] 1)这一差异在 CuTe DSL 内核中通过weight_bias参数实现标准 RMSNorm 传weight_bias0.0Gemma 变体传weight_bias1.0见 flashinfer/norm/kernels/rmsnorm.py 中RMSNormKernel的注释 also handles Gemma variant with weight_bias1.0。因此两个 API 共享同一套底层内核仅常量不同这也保证了 Gemma 变体不会引入额外代码路径。2.3 双实现与自动调度CuTe DSL vs CUDA JIT从源码结构看flashinfer/norm/init.pyflashinfer.norm存在两条功能等价的实现路径CuTe DSL 路径默认基于nvidia-cutlass-dsl的rmsnorm_cute、rmsnorm_quant_cute、fused_add_rmsnorm_cute、layernorm_cute等内核CUDA JIT 路径回退由gen_norm_module().build_and_load()编译的 CUDA JIT 模块。调度逻辑由_use_cuda_norm()决定满足以下任一条件即走 CUDA JIT显式设置环境变量FLASHINFER_USE_CUDA_NORM1用于调试/回退nvidia-cutlass-dsl未安装或版本不兼容当前设备架构不在已装 CuTe DSL 的支持范围内例如 Rubin/sm_107 而 DSL 无sm_107a目标。对于fused_add_rmsnorm_fp8_block_quant和三个 DIT 融合内核源码注释明确 only have a CUDA JIT implementation and no CuTe DSL alternative因此它们无条件走 CUDA JIT。2.4 CuTe DSL 内核的工程细节RMSNormKernel若深入 flashinfer/norm/kernels/rmsnorm.py可以看到RMSNormKernel是一个精心调优的两趟two-pass内核Pass 1向量化加载输入vec_size由 hidden 对齐与COPY_BITS决定计算平方和x_sq经row_reduce_sum_multirow做跨 warp 归约得到rstd rsqrt(mean_sq eps)fastmathPass 2从共享内存重新加载 x源码注释说明不这样做的话大 H 时每线程多达 128 个 FP32 值需要跨归约 barrier 存活导致寄存器溢出到 local memory计算y x * rstd * (w weight_bias)并写回。针对 SM90内核还使用 cluster 协同cluster_n从 {1,2,4,8,16} 中按共享内存预算选取、异步拷贝cp.asynctile 大小不超过 opt-in 共享内存一半时启用以及 PDL 的griddepcontrol_wait / launch_dependents。线程分配策略按 hidden 分级H≤64 用 8 线程/行H≤128 用 16H≤3072 用 32H≤6144 用 64H≤16384 用 128更大用 256。三、残差融合 量化fused_add_rmsnorm 系列3.1 fused_add_rmsnorm两步单核fused_add_rmsnorm在单个内核内完成残差相加与归一化flashinfer/norm/init.pyStep 1: residual[i] input[i] Step 2: input[i] (residual[i] / RMS(residual)) * weight[i]flashinfer.norm.fused_add_rmsnorm(input, residual, weight, eps1e-6)注意该算子就地修改input与residual两个张量注册时mutates_args(input, residual)返回None。调用前需确保两者均为 2D(batch_size, hidden_size)。3.2 fused_add_rmsnorm_quantFP8 输出在残差融合基础上叠加 FP8 量化Step 1: residual[i] input[i] Step 2: input[i] ((residual[i] / RMS(residual)) * weight[i]).to(fp8)输出out的 dtype 必须是float8_e4m3fn或float8_e5m2scale为 shape(1,)的 FP32 缩放因子。scale参数接受 float 或张量但源码_normalize_scale_tensor见 flashinfer/norm/init.py会将 float 转成torch.tensor([scale], dtypetorch.float32)并发出FutureWarning提示未来版本将移除 float 传参自动搬运到输入所在设备、转 FP32、并确保 shape 为(1,)0 维标量会view(1)最终contiguous()。3.3 fused_add_rmsnorm_fp8_block_quant1x128 块量化直连 deep_gemm这是为 FP8 block-scaled GEMM 设计的生产者内核单趟完成三步flashinfer/norm/init.pyStep 1: residual input residual # pre-norm就地写回 Step 2: normed RMSNorm(residual) * weight # bf16写入 normed_out Step 3: out, block_scale quant_1x128_fp8(normed) # 动态 per-1x128-block fp32 scale与fused_add_rmsnorm_quantper-tensor 标量 scale不同它输出每个 1×128 块一个动态 FP32 scale且block_scale采用列主序MN-major、TMA 对齐布局正是 flashinfer/deep_gemm.py 消费的格式逻辑上的(batch_size, hidden_size // 128)scale 等价于block_scale.transpose(0, 1)[:batch_size]。参数shape / dtype说明out(batch_size, hidden_size)float8_e4m3fnFP8 激活输出block_scale(hidden_size // 128, round_up(batch_size, 4))FP32contiguous块 scaleTMA 对齐布局normed_out(batch_size, hidden_size)bf16/fp16预量化归一化结果供 MoE router 等消费input/residual(batch_size, hidden_size)residual就地更新为inputresidualweight(hidden_size,)要求hidden_size为 128 的倍数H≤8192 时为 256 的倍数8192H≤16384 时为 512 的倍数eps默认1e-6数值稳定项该算子取代了此前fused_add_rmsnorm 单独 per-token-group 1x128 FP8 量化的两核流水是量化 LLM 推理管线中典型的访存优化。四、LayerNorm 系列layernorm 与 layernorm_quantlayernorm支持带 gamma/beta 的标准 LayerNormflashinfer/norm/init.pyinput(batch_size, hidden_size)必须为 bfloat16gemmagamma 权重(hidden_size,)必须为 float32beta(hidden_size,)必须为 float32返回与 input 同 dtype 的归一化张量。layernorm_quant则输出 FP8数学语义为out[i] (((input[i] - E[input]) / sqrt(Var[input] eps)) * gemma[i] beta[i]) / scale其中scaleshape(1,)在 FP8 转换前对归一化输出做除法out的 dtype 决定量化格式float8_e4m3fn或float8_e5m2。源码注释特别注明目前尚无 CuTe DSL 的 layernorm quant 内核该算子总是走 CUDA JIT 模块见 flashinfer/norm/init.py。五、面向生成模型的融合算子5.1 fused_rmsnorm_siluSM100 优化的 RMSNorm SiLUfused_rmsnorm_silu计算SiLU(RMSNorm(input, weight, eps))其中SiLU(x) x / (1 exp(-x))专为 B200SM100上的 WAN VAE 解码器问题规模优化flashinfer/norm/init.py。其输出 dtype 由out张量决定支持三种格式输出格式outdtype输出 shape硬件要求BF16torch.bfloat16(num_tokens, hidden_size)SM80FP8torch.float8_e4m3fn(num_tokens, hidden_size)SM89Ada/HopperNVFP4torch.float4_e2m1fn_x2(num_tokens, hidden_size // 2)SM100Blackwell且 hidden 需被 16 整除NVFP4 输出时还会返回block_scaleshape(num_tokens, hidden_size // 16)dtypefloat8_e4m3fn每 16 元素一个 E4M3 scale返回值变为(y_fp4, block_scale)元组约定与rmsnorm_fp4quant一致。内核调优旋钮warps_m、split_cols、kernel_cfg、occupancy、bytes_per_ldg在 B200 上针对 hidden_size ∈ {64,128,160,256,320,512,640,1024} 与 num_tokens ∈ {1560,6240,24960,99840,399360} 做了 sweep 优化其他问题规模与架构走保守回退启发式功能正确但可能达不到峰值吞吐。调用时还需通过_compute_rmsnorm_silu_workspace_size分配与引擎布局一致的 workspace。5.2 fused_qk_rmsnorm_rope视频生成 DIT 的 QK 归一化 3D RoPEfused_qk_rmsnorm_rope面向视频生成 DIT 自注意力单核完成跨头 RMSNormQ、K→ 3D 空间分解的旋转位置编码frame/height/width→ V 拷贝到连续输出缓冲并可整体量化到 FP8 E4M3flashinfer/norm/init.py。关键参数约定qkvBF16、连续2D[num_tokens, (nqnknv)*head_dim]num_tokens必须被ppf*pph*ppw整除或 3D[batch, seq_len, ...]ppf / pph / ppwframe/height/width 三个维度的 patch 数seq_len ppf * pph * ppwnum_frame_channels num_height_channels num_width_channels head_dim且三者必须为偶数频率表按 count/2 组织head_dim∈ {64, 128, 256}max(num_heads_q, num_heads_k, num_heads_v) 32RoPE 参数base默认 10000、interleaveTrue 为 interleaved 风格False 为 NeoX 风格、YARN 的factor / low / high / attention_factorfactor1.0时attention_factor必须为 1.0is_qk_normFalse时跳过归一化只做 RoPEoutput_fp8True时 Q/K/V 输出为float8_e4m3fn配合output_quant_scale、v_quant_scale支持 destination-passing可预分配q_out/k_out/v_out。架构支持方面_check_fused_qk_rmsnorm_rope声明支持计算能力 [80, 86, 89, 90, 100, 103, 107, 110, 120, 121]SM80 为真正下限FP8 走软件模拟SM89 有原生 FP8 转换指令SM90 为 Hopper 主目标SM100/103B200/B300有原生 float2 打包数学FFMA2。5.3 Fused DIT LayerNorm 三模式面向 WAN 2.2 5B模块提供三个 DIT 专用融合 LayerNorm目标架构 SM90Hopper、SM100/SM103Blackwellhidden_dim 固定为3072WAN 2.2 5BBF16 输出兼容 SM80NVFP4/MXFP8 输出仅限 SM100API计算语义输入张量fused_dit_gate_residual_layernorm_gamma_betaresidual_out residual input*(gategate_bias)norm_out LayerNorm(residual_out, gamma, beta)input/residual/gate 为 BF16gamma/beta 为 FP32fused_dit_gate_residual_layernorm_scale_shift归一化后* (1scalescale_bias) (shiftshift_bias)额外传入 BF16 scale/shiftfused_dit_residual_layernorm_scale_shift残差可选 LayerNorm scale/shiftresidualNone时跳过残差一个极易踩坑的约束gate/scale/shift张量必须来自 WAN 的temb.chunk(6, dim2)模式即行维度 stride 为6 * hidden_dim内核硬编码gate_shift_scale_stride 6。源码在_dit_ln_check_strided_tensor中做了严格校验若传入连续张量行 stride 为 hidden_dim会直接抛错而非给出错误结果并提示正确的取法temb.chunk(6, dim2)[i].squeeze(2)见 flashinfer/norm/init.py。输出格式约定BF16norm_out为[batch, num_rows, 3072]BF16NVFP4norm_out为[batch, num_rows, 384]打包 int32sf_outshape(batch, numMTiles, numKTiles, 32, 4, 4)其中numMTiles(num_rows127)//128、numKTiles(hidden63)//64且use_nvfp4True时必须提供global_scaling_factorFP32[1]MXFP8norm_out为[batch, num_rows, 768]打包 int32numKTiles(hidden127)//128sf_scale置零。use_nvfp4与use_mxfp8不可同时为 True。这套内核对应的 CUDA JIT 源码位于 csrc/fused_dit_layernorm.cu测试覆盖见 tests/norm/test_fused_dit_layernorm.py。六、训练级 Cake RMSNormSM100/SM103/SM107 的融合前向/反向6.1 设计目标与数值策略flashinfer.cake_rmsnorm_train提供 BlackwellSM100、SM103、SM107上的融合 BF16 RMSNorm 训练前向/反向核心设计见 flashinfer/cake_rmsnorm_train.py 模块注释前向r_t (mean_j x_tj² eps)^(-1/2)全程 FP32y BF16((x * r) * w)除输入外为反向唯一保存的张量是每行 FP32 倒数 RMSrstdshape[T]无其他[T, H]中间量反向单趟融合产生dx BF16(r * g * w - x * r³ * mean(g * w * x))与 FP32 权重梯度dw sum_t g * x * r确定性dw通过固定行块划分与固定顺序归约得到对给定 token 数与架构逐位可复现bitwise reproducible残差融合前向先算h_new BF16(h u)再归一化反向将流经h_new的梯度合并使同一个dx同时是两个残差输入h 与 u的梯度。所有内核使用 FP32 统计量与累加IEEE 除法与平方根无 fast-math。输入输出为 BF16rstd与dw为 FP32。token 数T是运行时标量支持T1T0时直接返回空输出不启动内核。可用性检查通过is_cake_rmsnorm_train_supported(device, hidden)支持的计算能力集合由ARCH_BY_CAPABILITY定义测试文件 tests/norm/test_cake_rmsnorm_train.py 中SUPPORTED_CAPABILITIES ((10, 0), (10, 3), (10, 7))。6.2 前向与反向 APIfrom flashinfer.cake_rmsnorm_train import ( cake_rmsnorm, cake_rmsnorm_train_forward, cake_rmsnorm_train_backward, cake_rmsnorm_train_backward_workspace, cake_rmsnorm_train_backward_workspace_bytes, ) # 1) 显式前向/反向 y, rstd cake_rmsnorm_train_forward(x, w, eps) dx, dw cake_rmsnorm_train_backward(g, x, w, rstd) # dw 为 FP32 [H] # 2) autograd 封装dw 以 w.dtype 返回内核内部以 FP32 累加 y cake_rmsnorm(x, w, eps) y, h_new cake_rmsnorm(h, w, eps, residualu) # 融合残差 # 3) 调用方持有的反向 workspacepartials 自复位计数器 ws cake_rmsnorm_train_backward_workspace(T, H, x.device) dx, dw cake_rmsnorm_train_backward(g, x, w, rstd, workspacews)cake_rmsnorm_train_forward关键签名xBF16[T, H]任意布局。行步长连续、存储 32 字节对齐、行 stride 为 32 字节倍数的行步长视图可原地读取其他布局奇数列偏移、奇数行 stride、转置存储会物化一次连续副本wBF16[H]不连续时拷贝residual可选 BF16[T, H]启用融合残差路由返回(y, rstd)残差模式返回(y, rstd, h_new)。cake_rmsnorm_train_backward关键签名gBF16[T, H]上游梯度任意布局含展开/切片的 autograd 梯度16 字节对齐即可原地读x前向中被归一化的张量普通前向为x残差前向为h_newrstd前向返回的 FP32[T]倒数 RMSdeterministic仅导出确定性dw归约False会被拒绝g_residual可选流经h_new的直接梯度返回的dx即两个残差输入的梯度workspace调用方持有的 uint8 缓冲区由cake_rmsnorm_train_backward_workspace分配torch.zeros首次使用计数器必须为零内核使用后自动复位因此同一缓冲区可跨调用、跨 token 数、跨 CUDA Graph 回放复用无需主机写回。6.3 workspace 布局与对齐约束cake_rmsnorm_train_backward_workspace_bytes(rows, hidden, device, residualFalse)返回字节数布局为FP32 per-chunkdwpartials每 CTA 一行按设备最大 chunk 数取值因此与rows无关uint32 完成计数器。cake_rmsnorm_train_backward_workspace则直接分配零初始化的torch.zeros(nbytes, dtypetorch.uint8)。运行期约束_workspace_views校验workspace 必须是 1-D uint8 CUDA 张量、连续且256 字节对齐容量不小于total_bytes。前向输入要求 32 字节对齐、反向输入要求 16 字节对齐FORWARD_ALIGNMENT_BYTES/BACKWARD_ALIGNMENT_BYTES。6.4 autograd 包装与内存最优性CakeRMSNormFunctionflashinfer/cake_rmsnorm_train.py继承torch.autograd.Function反向只保存(x_or_h_new, w, rstd)三个张量——相比朴素实现额外保存归一化前激活的做法这显著降低了训练显存占用。残差模式下x与residual的梯度是同一个张量dx g_h_new权重梯度由内核以 FP32 累加后按w.dtype返回。6.5 测试验证与精度基准tests/norm/test_cake_rmsnorm_train.py 给出了这套内核的验证口径可作为工程落地的参考每个内核输出都与相同数学的 FP64 参考对比BF16y/dx归一化到单位尺度后atol rtol 1e-2使得 1e-3 与 1e3 量级输入按 N(0,1) 输入标准评判FP32rstd相对 L2 ≤ 1e-5FP32dw相对 L2 ≤ 1e-4且不比同公式的 eager FP32 归约更差测试矩阵覆盖小/密集 token 数含 1 与 0、tile 边界、行步长输入、极端 scale1.0/1e-3/1e3、零输入、残差融合对每个输入梯度与 add-then-norm autograd 参考对比、dw逐位可复现、同一进程内 token 数变化、autograd 端到端行数测试集(1, 2, 7, 63, 64, 65, 127, 128, 129, 255, 257, 16172, 16231)hidden 支持集含 512/2048/6144stride 填充含0, 64, 2H三种。七、在项目中安装、运行与验证依赖与回退默认路径需要nvidia-cutlass-dsl。未安装或不兼容时flashinfer.norm自动回退到 CUDA JIT 实现标准归一化算子功能等价调试/强制回退可设FLASHINFER_USE_CUDA_NORM1。JIT 模块由 flashinfer/jit/norm.py 的gen_norm_module生成首次调用时编译并缓存。训练内核的前提cake_rmsnorm_train_*仅支持计算能力 (10,0)/(10,3)/(10,7)即 SM100/SM103/SM107且存在导出路由hidden 需在supported_hidden_sizes(arch)内的设备调用前可用is_cake_rmsnorm_train_supported(device, hidden)探测。测试入口归一化相关测试集中在 tests/norm/ 目录test_cake_rmsnorm_train.py、test_fused_dit_layernorm.py、test_fused_qk_rmsnorm_rope.py、test_fused_rmsnorm_silu.py、test_rmsnorm_fp4_quant_cute_dsl.py、test_add_rmsnorm_fp4_quant_cute_dsl.py可作为 API 用法与精度预期的直接范例。benchmark推理侧基准见 benchmarks/routines/norm.py 与bench_fused_add_rmsnorm.py、bench_rope_quantize_fp8.py等脚本可结合 benchmarks/README.md 查看运行方式。总结flashinfer.norm与flashinfer.cake_rmsnorm_train共同构成了 FlashInfer 归一化算子的完整拼图前者覆盖从基础 RMSNorm/LayerNorm 到 FP8/FP4 量化、再到视频生成 DIT 专用融合的全部推理场景后者则把训练前向/反向、确定性权重梯度与 workspace 管理固化为一套 Blackwell 专用内核并通过CakeRMSNormFunction以最小显存占用接入 PyTorch autograd。理解其CuTe DSL 优先、CUDA JIT 回退的双实现调度、块量化输出的 TMA 布局约定以及 WAN 系列算子对temb.chunk(6)stride 与 hidden_dim3072 的硬性约束是在生产环境中正确使用这些 API 的关键。赞分享大模型深度学习算子库后端高性能计算【免费下载链接】flashinferFlashInfer: Kernel Library for LLM Serving项目地址https://gitcode.com/gh_mirrors/fl/flashinfer点击查看免费下载相关推荐CANN asc-devkit 归一化算子开发实战DeepNorm、LayerNorm、RmsNorm 与 Welford 高阶 API 示例全解析CANN asc devkit 归一化算子开发实战DeepNorm、LayerNorm、RmsNorm 与 Welford 高阶 API 示例全解析 导读 归人工智能深度学习算子库CANNAscendsupabase-mcp命令行参数全解析--project-ref与--read-only深度配置supabase mcp命令行参数全解析 project ref与 read only深度配置 supabase mcp作为连接Supabase与AI助手的核人工智能深度学习NLPMac Mouse Fix 鼠标增强指南中键映射、智能滚动与触控板手势Mac Mouse Fix 鼠标增强指南中键映射、智能滚动与触控板手势 滚动一格跳一格侧键点了没反应想两指滑动还得把手伸回触控板。Mac Mouse Fi桌面应用系统编程上一篇Mini-SGLang 系统架构深度解析多进程分布式拓扑、TP Rank 调度与代码组织下一篇终极OBS多机位切换指南3个技巧解决专业直播画面卡顿问题创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考