嘉立创EDA的AI功能实测:PCB设计效率提升与避坑指南
1. 当EDA工具开始“长脑子”电子工程师的日常变了画PCB这件事放在五年前谁要是跟我说“让AI帮你布线”我大概率会觉得他在开玩笑。PCB设计这活儿讲究的是经验、直觉和对电磁兼容性的肌肉记忆哪是随便一个算法能搞定的但最近几个月我断断续续在嘉立创EDA里试了试它新推的那几个AI功能说实话有些地方确实让我改观了。不是那种“哇塞颠覆一切”的改观而是“嗯这个确实省了我十几分钟”的改观。别小看这十几分钟画板子的人都知道一天下来能省出两三个小时那就是实打实的效率提升。嘉立创EDA这个平台国内做硬件的朋友应该都不陌生。它的定位很清晰免费、云端、上手快特别适合中小团队和独立开发者。以前大家用它图的是库全、打样方便、协作不折腾。现在它开始往AI方向靠把大模型能力嵌进PCB设计流程里这个思路本身就值得聊一聊。我这次重点试了三个方向原理图辅助生成、PCB布局建议、以及设计规则检查的智能化。下面把我踩过的坑、摸出来的门道以及一些你可能没注意到的细节一次性讲清楚。这篇文章适合谁看如果你是用嘉立创EDA画板子的工程师、电子爱好者、或者带学生做项目的老师那这些内容应该能帮你省不少事。如果你还没用过嘉立创EDA也没关系我会把基础操作和AI功能的衔接点讲明白你照着走一遍就能上手。2. 嘉立创EDA的AI功能到底藏在哪怎么用2.1 入口位置与功能分布很多人第一次听说“嘉立创EDA有AI”打开软件后一脸懵——按钮在哪我一开始也找了半天。实际情况是嘉立创EDA的AI功能并不是集中在一个显眼的“AI面板”里而是分散在几个不同的操作环节中。截至我写这篇内容时的版本主要入口有三个原理图编辑器的右侧工具栏在“工具”菜单下有一个“AI辅助”子菜单里面包含“智能生成符号”和“网络标签建议”。PCB编辑器的顶部菜单栏在“布线”菜单里有一个“AI布线建议”选项选中网络后可以触发。设计规则检查DRC面板DRC报错后部分错误类型旁边会出现一个“AI分析”的小图标点击后会给出可能的原因和修改建议。注意AI功能的可用性跟你的账号权限和当前项目类型有关。我实测下来公开项目和私有项目都能用但团队协作项目里只有项目所有者能触发AI布线建议普通成员看不到那个选项。2.2 为什么是这三个环节先被AI化你可能会问PCB设计流程那么长为什么嘉立创先挑这三个点做AI我琢磨了一下逻辑其实挺清楚的。原理图符号生成是最高频的重复劳动。一个电阻电容还好遇到那种几十个引脚的芯片手动建符号、填引脚名、分配引脚号半小时就没了。AI如果能根据芯片型号自动拉取数据手册信息生成符号哪怕准确率只有七成剩下的三成手动改也比从零开始快得多。PCB布局建议解决的是“新手不知道从哪下手”的问题。老手画板子有自己的套路但新手面对一堆飞线往往手足无措。AI给一个初始布局方案哪怕不完美至少提供了一个可以修改的起点。DRC智能化则是把“报错”变成“解释”。传统DRC只会告诉你“间距小于6mil”但不会告诉你为什么这里需要更大的间距也不会建议你怎么改。AI介入后可以把规则背后的电气原理用大白话讲出来这对学习阶段的工程师特别友好。2.3 使用前的准备工作在开始用这些AI功能之前有几件事建议你先做好不然体验会打折扣。第一确保你的项目已经关联了正确的元器件库。嘉立创EDA的AI符号生成依赖于立创商城的元器件数据库如果你的项目用的是自己建的本地库AI可能找不到对应的数据。我一般会先在立创商城搜一下要用的芯片确认有库存和数据手册再在EDA里调用。第二网络标签命名尽量规范。AI布线建议的质量很大程度上取决于你对网络的理解。如果你把电源网络命名为“VCC1”“VCC2”“VCC3”AI很难判断它们之间的关系。但如果你用“3V3”“5V”“GND”这种标准命名AI给出的建议会靠谱很多。第三提前设置好设计规则。AI布线建议是在你设定的规则框架内工作的。如果你的线宽规则、间距规则都是默认值AI给出的方案可能不符合你的实际工艺要求。我通常会在用AI之前先把板厂的工艺参数填进去比如最小线宽6mil、最小间距6mil、过孔尺寸0.3mm/0.6mm这些。3. 原理图符号AI生成省时但别全信3.1 操作流程拆解这个功能我用得最多因为建符号实在是烦。具体操作路径是这样的在原理图编辑器里点击“工具”菜单选择“AI辅助”然后点“智能生成符号”。弹出一个对话框让你输入芯片型号。比如我输入“STM32F103C8T6”点确认等几秒钟它就会在画布上生成一个符号。生成的符号包含引脚名称、引脚编号、引脚类型电源、输入、输出、双向等基本框架是完整的。我数了一下48个引脚的芯片生成时间大概在5到8秒之间。如果手动建就算熟练工也得15分钟以上。3.2 生成质量的真实水平但这里我要泼一盆冷水AI生成的符号不能直接拿来就用。我试了十几款芯片总结下来准确率大概在70%到85%之间具体取决于芯片的复杂度和数据手册的规范程度。常见的问题有这么几类引脚分组混乱比如把GPIO引脚和电源引脚混在一起排列导致符号看起来乱七八糟。手动建符号时我会按功能分区左边放电源右边放IO上边放调试接口。AI生成的符号往往没有这个逻辑。引脚类型标注错误有些双向IO被标成了输入有些电源引脚被标成了普通IO。这个如果不检查后面做DRC的时候会出问题。引脚编号错位偶尔会出现引脚编号和名称对不上的情况比如PA0对应的编号应该是10结果标成了11。这种错误最危险因为不容易发现。我的做法是AI生成后先对照数据手册的引脚定义表逐个核对引脚编号和名称。这一步不能省哪怕多花五分钟也比后面打样回来发现引脚画错了强。3.3 什么情况下值得用什么情况下别用根据我的经验这个功能最适合以下几种场景引脚数在20到100之间的标准封装芯片比如常见的MCU、电源芯片、接口芯片。这些芯片数据手册规范AI识别准确率高。临时验证用的项目如果你只是快速搭个电路验证想法对符号的美观度要求不高AI生成的符号改改就能用。教学场景让学生先用AI生成再手动调整对比两者的差异理解符号设计的规范。但以下情况我建议老老实实手动建引脚数超过200的BGA封装芯片AI生成的符号引脚排列会非常混乱整理的时间比手动建还长。非标准封装或自定义引脚定义的芯片AI找不到参考数据生成结果基本不可用。对符号美观度和可读性要求高的正式项目AI生成的符号往往需要大量手动调整才能达到发布标准。3.4 一个提高生成准确率的小技巧我摸索出来一个办法在输入芯片型号时尽量用完整型号包括后缀。比如“STM32F103C8T6”比“STM32F103”生成的结果更准确。因为完整型号能帮助AI定位到具体的数据手册版本减少歧义。另外如果你知道芯片的封装类型可以在输入时加上比如“STM32F103C8T6 LQFP48”。这样AI在生成符号时会参考封装信息来安排引脚布局生成结果更合理。4. PCB布局与布线建议AI能帮你起步但跑不完全程4.1 AI布线建议的触发方式PCB编辑器里的AI布线建议操作上比符号生成稍微复杂一点。你需要先选中要布线的网络可以单个选也可以框选多个。然后点击“布线”菜单下的“AI布线建议”等几秒钟画布上会出现一组虚线表示AI推荐的走线路径。我试了一个简单的双层板项目上面有一个STM32最小系统、一个USB接口、一个稳压电路。选中所有网络后触发AI布线大概等了15秒左右给出了一个完整的布线方案。4.2 布线质量的客观评价先说结论AI给出的布线方案能用但不够好。具体来说优点方面AI布线在以下几个方面做得不错基本连通性没问题所有选中的网络都布通了没有遗漏。走线角度规范基本都是45度和90度没有奇怪的锐角。过孔数量控制合理在我那个项目里AI用的过孔数量比我手动布线的还少两个。但问题也很明显电源走线太细AI默认用信号线的宽度来布电源网络这在实际工程中是不行的。电源线需要根据电流大小计算线宽AI没有做这个判断。没有考虑回流路径高速信号的返回电流路径AI基本没管。我检查了一下USB差分线的布线AI把两根线布在了不同的层这会导致阻抗不连续。晶振电路处理粗糙晶振应该尽量靠近芯片走线尽量短AI把晶振布在了离芯片大概15mm的位置这个距离对于高频晶振来说太远了。4.3 线宽计算的补充说明既然AI不会自动计算电源线宽这里我把自己的计算方法分享一下。铜厚一般按1oz35μm算温升按10℃考虑线宽和电流的关系大概是电流A推荐线宽mil推荐线宽mm0.5150.381.0300.762.0601.523.01002.54这个表是经验值实际还要考虑铜厚、环境温度、是否外层等因素。我一般会在AI布线完成后手动把电源网络的线宽改成计算值。嘉立创EDA里可以选中网络右键选择“更改线宽”批量修改。4.4 布局建议的使用姿势AI布局建议和布线建议是分开的。布局建议的触发方式是在PCB编辑器里点击“工具”菜单下的“AI布局建议”。它会根据原理图的连接关系把元器件分成几个功能块然后给出一个初始摆放方案。我的使用心得是把AI布局当成一个“参考草图”而不是最终方案。具体操作上我会先让AI摆一遍然后在此基础上做三件事按信号流向调整AI不太理解信号的流向比如电源应该从输入到输出依次排列AI可能把输入和输出混在一起。我会手动把关键器件按信号路径重新排列。按热设计调整发热器件要分散摆放AI没有热分析能力。我会把稳压芯片、功率电感这些发热源拉开距离。按机械结构调整接口器件的位置往往由外壳决定AI不知道你的外壳长什么样。我会先把接口固定到板边再让AI处理剩下的。4.5 一个容易被忽略的细节AI布线的层数选择嘉立创EDA的AI布线默认使用双层。如果你的板子是四层或更多层需要在触发AI布线之前先在层管理里设置好层叠结构。我试过在四层板上用AI布线如果不提前设置AI会把所有信号都挤在顶层和底层内层完全空着浪费了。设置好层叠后AI会优先把电源和地分配到内层信号线走外层这样布线密度会合理很多。但即便如此四层板的AI布线结果仍然需要大量手动优化特别是差分对和等长线的处理AI目前还做不好。5. DRC智能分析把报错翻译成人话5.1 这个功能解决的是什么问题DRC报错是每个PCB工程师都要面对的东西。传统DRC只会给你一个冷冰冰的提示“间距违规网络VCC和GND间距为5.8mil小于规则要求的6mil。”对于老手来说这足够了。但对于新手或者刚接触某个新工艺的工程师来说这个提示缺少上下文为什么是6mil5.8mil会有什么后果我应该改哪个嘉立创EDA的AI分析功能就是在DRC报错的基础上增加了一段解释和建议。点击报错旁边的AI图标会弹出一个面板里面用自然语言描述了这个错误的可能原因和修改方向。5.2 实际案例分析我故意在一个测试项目里制造了几种常见的DRC错误看看AI怎么分析。案例一间距违规。我让两条信号线靠得很近间距只有4mil。DRC报错后AI分析说“当前间距小于设定的6mil规则可能导致蚀刻过程中线路短路。建议将其中一条线向外移动至少2mil或者调整布线层以减少平行走线长度。”这个分析基本靠谱虽然“蚀刻短路”这个说法有点夸张但方向是对的。案例二未连接网络。我故意留了一个网络没布通。AI分析说“网络‘SPI_MISO’存在未连接的引脚可能原因是布线时遗漏或过孔未放置。建议使用‘飞线’功能定位未连接点检查是否被其他走线遮挡。”这个提示很实用特别是“被其他走线遮挡”这个可能性新手往往想不到。案例三过孔尺寸违规。我放了一个0.2mm的过孔小于规则要求的0.3mm。AI分析说“过孔尺寸小于板厂最小加工能力可能导致孔壁镀铜不完整。建议将过孔尺寸调整为0.3mm或以上或联系板厂确认是否支持更小尺寸。”这个分析不仅指出了问题还给出了两种解决路径挺贴心的。5.3 AI分析的局限性但别指望AI能解决所有DRC问题。我实测下来以下几种情况AI的分析质量明显下降涉及高频/射频的规则违规比如阻抗不匹配、回流路径断裂AI基本给不出有价值的建议。多错误关联的情况有时候一个错误是由另一个错误引起的AI会分别分析每个错误但不会告诉你它们之间的因果关系。自定义规则违规如果你在DRC里设置了非标准的规则AI可能不理解这个规则的意图给出的建议会跑偏。我的建议是把AI分析当成一个“学习工具”而不是“修复工具”。它最大的价值是帮助新手理解DRC规则背后的工程意义而不是替代你思考。5.4 如何让AI分析更准确我摸索出两个小技巧。第一在DRC设置里把规则的描述写清楚。比如不要只写“最小间距6mil”而是写“最小间距6mil基于嘉立创标准工艺1oz铜厚”。这样AI在分析时能引用更准确的上下文。第二对于复杂的错误可以分批次分析。不要一次性触发所有错误的AI分析而是先解决一批再分析下一批。这样AI的注意力更集中给出的建议也更具体。6. 常见问题与排查技巧实录6.1 AI功能无响应或报错这是最常见的问题。我遇到过几次点击AI按钮后转圈半天然后弹出一个“服务暂时不可用”的提示。排查下来原因主要有两个一是网络问题嘉立创EDA的AI功能是云端处理的需要稳定的网络连接二是项目文件太大AI处理超时。解决办法先检查网络如果网络没问题尝试把项目另存为一个新文件减少历史记录和冗余数据再重新触发AI功能。我试过一个积累了半年历史记录的项目另存后AI响应速度明显变快。6.2 AI生成的符号引脚编号错乱前面提到过AI生成的符号偶尔会出现引脚编号和名称对不上的情况。我的排查方法是在符号编辑器里用“引脚列表”视图按编号排序然后对照数据手册逐个核对。如果发现错位不要手动一个个改而是删掉重新生成。因为错位往往意味着AI在解析数据手册时出了系统性错误手动改容易漏掉。6.3 AI布线后DRC报错反而增多这个情况我遇到过。AI布线完成后DRC报错数量比手动布线还多。原因通常是AI没有严格遵守你设置的设计规则或者AI的布线策略与你的规则有冲突。解决办法在触发AI布线之前先把设计规则导出备份。AI布线完成后对比规则是否被修改。如果没有被修改但报错增多那就逐个分析报错手动调整。我一般会把AI布线结果当成“初稿”然后手动优化关键网络最后再跑一次DRC。6.4 AI分析给出的建议不适用有时候AI会给出一些“正确但没用”的建议。比如对于间距违规AI建议“增大间距”但你的板子空间已经满了根本没法增大。这种情况下我的做法是把AI的建议当成一个思考起点然后自己判断是否有其他解决方案比如换层、调整器件位置、或者放宽规则如果工艺允许。6.5 常见问题速查表问题现象可能原因排查步骤解决建议AI按钮灰色不可点项目类型不支持或权限不足检查项目是否为团队协作项目确认当前账号角色切换到个人项目或联系项目所有者AI生成符号引脚缺失数据手册解析不完整对照数据手册核对引脚总数手动补充缺失引脚或换用其他型号尝试AI布线后飞线仍存在部分网络未被选中检查是否有网络被隐藏或锁定取消隐藏和锁定重新触发AI布线DRC AI分析无响应错误数量过多导致超时分批选择错误进行分析每次选择5到10个错误分多次分析AI布局建议器件重叠板框太小或器件太多检查板框尺寸和器件数量扩大板框或减少同时布局的器件数量6.6 一个提高AI功能使用效率的独家技巧我习惯在项目开始时先建一个“AI测试区”。具体做法是在原理图里单独画一个区域放几个典型器件先用AI生成符号、布线、分析DRC摸清这个项目里AI的表现水平。如果AI在这个测试区里表现好我就继续用如果表现差我就老老实实手动做。这样避免在正式设计中途发现AI不靠谱返工成本太高。7. 我对嘉立创EDA AI功能的整体判断用了这段时间我的感受是嘉立创EDA的AI功能方向是对的但成熟度还在早期。它最大的价值不是“替代工程师”而是“降低入门门槛”和“减少重复劳动”。对于有经验的工程师这些功能可以帮你省掉一些机械性的工作让你把精力放在真正需要判断力的地方。对于新手这些功能可以帮你快速理解PCB设计的基本流程和规则缩短学习曲线。但如果你指望AI帮你完成整个设计那目前还做不到。PCB设计里涉及太多工程判断热设计、EMC、信号完整性、可制造性这些都需要人的经验和直觉。AI可以给你一个起点但终点还得你自己走。我个人的使用策略是把AI当成一个“实习生”。它可以帮你做一些基础的、重复性的工作但你需要检查它的输出纠正它的错误并在关键决策上自己做判断。用好了效率提升是实实在在的用不好返工的时间可能比省下来的还多。最后分享一个小技巧嘉立创EDA的AI功能更新挺频繁的建议每隔一段时间就重新试一下之前觉得不好用的功能。我上个月觉得AI布线很鸡肋这个月再试发现电源线宽的处理逻辑改进了不少。保持关注持续尝试才能吃到工具迭代的红利。

相关新闻

入职一个月,代码全是 AI 生成的,古法编程真的要被淘汰了?TaoToken 统一 Key 实测 Cursor 与 Claude 协作流

入职一个月,代码全是 AI 生成的,古法编程真的要被淘汰了?TaoToken 统一 Key 实测 Cursor 与 Claude 协作流

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

2026/10/10 2:30:07 阅读更多 →
Multi-Agent 竞赛与评测:谁是目前最强的自主智能体?TaoToken 统一 Key 实测多模型调度

Multi-Agent 竞赛与评测:谁是目前最强的自主智能体?TaoToken 统一 Key 实测多模型调度

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

2026/10/10 2:29:54 阅读更多 →
最近体验了一下 opencode,发现比 Claude Code 香多了!TaoToken 统一 Key 接入实测

最近体验了一下 opencode,发现比 Claude Code 香多了!TaoToken 统一 Key 接入实测

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

2026/10/10 2:29:45 阅读更多 →

最新新闻

mergerfs 性能调优完全指南:从 IO 性能模型到缓存、线程与 passthrough.io 的实战配置

mergerfs 性能调优完全指南:从 IO 性能模型到缓存、线程与 passthrough.io 的实战配置

存储 【免费下载链接】mergerfs a featureful union filesystem 项目地址: https://gitcode.com/gh_mirrors/me/mergerfs 点击查看 免费下载 mergerfs 本质上是一个文件系统代理(proxy),它的理论性能上限就是底层分支设备的性能&…

2026/10/10 5:57:45 阅读更多 →
基于AI的个性化定制表情系统的设计与实现毕业设计

基于AI的个性化定制表情系统的设计与实现毕业设计

4.2.1 表情生成模块1.图片上传:用户上传一张图片,系统接收到图片后,将其发送至表情检测模型。2.表情检测与图片生成:调用表情检测模型预测用户图片中的表情,根据预测结果,从预先准备好的表情图片库中选取对…

2026/10/10 5:57:45 阅读更多 →
第三方ROM解包打包指南:boot.img与system镜像处理实战

第三方ROM解包打包指南:boot.img与system镜像处理实战

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

2026/10/10 5:57:45 阅读更多 →
Agones 开发集群搭建完全指南:GKE、Minikube、Kind 与自定义测试环境

Agones 开发集群搭建完全指南:GKE、Minikube、Kind 与自定义测试环境

游戏开发云原生 【免费下载链接】agones Dedicated Game Server Hosting and Scaling for Multiplayer Games on Kubernetes 项目地址: https://gitcode.com/gh_mirrors/ag/agones 点击查看 免费下载 Agones 是一个基于 Kubernetes 的专用游戏服务器托管与扩缩容开…

2026/10/10 5:57:45 阅读更多 →
全网都在吹零样本,但有人实测 TimesFM 在分钟级金融信号上翻车——没人敢说的局限

全网都在吹零样本,但有人实测 TimesFM 在分钟级金融信号上翻车——没人敢说的局限

全网都在吹零样本,但有人实测 TimesFM 在分钟级金融信号上翻车——没人敢说的局限 【免费下载链接】timesfm-3.0-pytorch 项目地址: https://ai.gitcode.com/hf_mirrors/google/timesfm-3.0-pytorch "TimesFM 零样本预测媲美全监督模型""无需…

2026/10/10 5:57:45 阅读更多 →
C++关联容器选型:map与unordered_map底层原理、性能实测与避坑指南

C++关联容器选型:map与unordered_map底层原理、性能实测与避坑指南

关联容器作为C日常开发中使用频率极高的组件,map与unordered_map这对“双生子”经常被人拿来对比,但大多数文章只是简单罗列区别表,真正落到工程场景里如何选型、怎么避坑,却很少讲透。这篇博文就围绕这两个容器,从底层…

2026/10/10 5:56:45 阅读更多 →

日新闻

卫星轨道分类全解析:从LEO到GEO的选型逻辑与工程实践

卫星轨道分类全解析:从LEO到GEO的选型逻辑与工程实践

1. 从“卫星轨道分类”这个标题说起:为什么值得花时间搞懂第一次接触“卫星轨道分类”这个概念,很多人会觉得它离自己很远——不就是天上的星星怎么转吗?但如果你正在做航天任务规划、遥感数据接收、星座设计,甚至只是准备一场航天…

2026/10/10 0:00:39 阅读更多 →
Spring AOP 核心原理与实战:从概念到日志切面落地

Spring AOP 核心原理与实战:从概念到日志切面落地

1. 从一个真实痛点说起:为什么你的代码里到处都是重复逻辑刚入行那会儿,我写过一个用户管理模块,注册、登录、改密码、注销四个接口。每个接口里都塞了几乎一样的日志打印、参数校验、事务开启和提交。当时觉得没什么,能跑就行。直…

2026/10/10 0:00:40 阅读更多 →
Python招聘数据采集与分析可视化:从采集清洗到薪资技能城市可视化全链路

Python招聘数据采集与分析可视化:从采集清洗到薪资技能城市可视化全链路

简介:这是一套面向计算机相关专业学生与项目实战学习者的Python数据采集与分析可视化完整项目,以Boss直聘岗位数据为对象,适合用作毕业设计、课程设计或期末大作业。资源包共38个文件,约246KB,以13个py源码文件为核心&…

2026/10/10 0:00:40 阅读更多 →

周新闻

KT148A语音芯片外挂8002D功放的工程实践指南

KT148A语音芯片外挂8002D功放的工程实践指南

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

2026/10/8 15:26:32 阅读更多 →
LLC谐振变换器增益公式推导:从FHA等效到完整归一化表达式

LLC谐振变换器增益公式推导:从FHA等效到完整归一化表达式

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

2026/10/10 1:36:08 阅读更多 →
ARM架构深度解析:从RISC设计理念到交叉编译实战

ARM架构深度解析:从RISC设计理念到交叉编译实战

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

2026/10/9 10:11:06 阅读更多 →

月新闻

我发现了一个新思路:用 Remotion + Claude Code 像写代码一样自动化生成短视频

我发现了一个新思路:用 Remotion + Claude Code 像写代码一样自动化生成短视频

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

2026/10/10 5:23:50 阅读更多 →
Windows下 Codex 中 Chrome 和 Computer Use 插件不可用问题排查及解决参考方式:TaoToken 统一 Key 配置与验证

Windows下 Codex 中 Chrome 和 Computer Use 插件不可用问题排查及解决参考方式:TaoToken 统一 Key 配置与验证

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

2026/10/9 21:32:20 阅读更多 →
黑夜航拍船只数据集训练YOLOV5模型全流程解析

黑夜航拍船只数据集训练YOLOV5模型全流程解析

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

2026/10/9 6:17:20 阅读更多 →