PCIe Gen3到Gen5信号调理IC选型：Redriver/Retimer

机箱里明明只有几十厘米的链路PCIe信号却在背板上衰减到接收端几乎认不出原来的样子。这是我第一次做高速链路调试时遇到的场景。后来给链路上加了一颗TI德州仪器的信号调理芯片眼图从模糊一团变成明明白白的两层才真正意识到PCIe、SAS、SATA这些高速串行接口拼的不只是主控和线缆更依赖中间这些“救火队员”级别的接口IC。这篇文章就把我在选型过程中摸清楚的TI产品线、从PCIe Gen3到Gen5的换代逻辑以及一些容易踩的坑一次说透。读到这里你可能已经发现了这篇不是官方文档的复读而是一个硬件开发者在项目里一颗颗芯片试出来的思路。下文涉及的型号和参数都以TI官网最新的选型表和产品说明书为准我会把思考过程讲清楚确保你换一颗物料也能自己判断。1. 先算链路这笔账Redriver、Retimer、时钟各自扮演什么角色1.1 高速信号为什么走着走着就“糊”了PCIe Gen3的速率是8GT/sGen4翻到16GT/sGen5再翻到32GT/s。速率越高信号在PCB走线、连接器、线缆上的高频损耗就越严重。高频分量的衰减远大于低频分量接收端看到的眼图会出现明显的码间干扰眼睛变小、抖动变大。到了Gen5信号几乎从发射端开始就在衰减单纯靠改善板材和缩短走线已经很难兜底。解决思路无非两种一是在链路中加转接驱动器二是加重定时器。前者是“模拟放大器”把已经受损的信号做均衡和再放大后者是“数字再生器”把信号完整地采样、重定时、再发出去。两者都能改善信号质量但对功耗、延迟、成本、透明性的影响完全不同。很多硬件工程师选IC的第一反应是看型号和速率这其实是最后一步。先看链路损耗预算、看拓扑、看协议要求再决定到底需要redriver还是retimer才不容易选偏。一句话先把链路账算清楚再进TI官网的选型表。1.2 Redriver和Retimer到底差在哪Redriver的核心是一组可编程均衡器。它内部有接收端的连续时间线性均衡CTLE和发射端的去加重或FFE把高频分量补回来一些、把增益提上去然后原样转发。它不做时钟恢复不参与协议层的链路训练所以对系统完全透明延迟很小功耗相对低价格也更友好。Retimer就不一样了。它内部有CDR电路能从数据流里恢复出时钟然后用恢复出的时钟重新采样、重新整形再驱动出去。相当于把链路从物理上劈成两段上游看到retimer是它的下游下游看到retimer是它的上游。这样能切断抖动累积能压制更多噪声但也带来更大的延迟通常是几十纳秒级别。它还需要干净的外部参考时钟功耗和成本明显高出一截。用一句话记忆链路很长、插损很大、抖动预算吃紧的时候放心选retimer链路中等、想省功耗省成本、不想引入额外协议复杂度的时候redriver更合适。PCIe链路训练本身就包含均衡协商机制对redriver的透明性非常友好而到了Gen5链路插损预算已经大到redriver很难单独扛住retimer成了主流方案。1.3 参考时钟一个经常被忽视的变量数据链路上的调理IC选完了很多人以为事情就结束了其实参考时钟同样决定信号质量。PCIe的100MHz参考时钟抖动预算随着代际提高急剧收紧。Gen3时代亚皮秒级时钟还算不错到Gen4/Gen5相位噪声和杂散都要逐一核过。TI的时钟产品里LMK61E2这类可编程超低抖动振荡器可以直接输出100MHz参考时钟也能配置成其它频率用于SAS场景。LMK00306、LMK00308是差分时钟缓冲器适合把一路干净时钟扇出给多个设备同时保持较低的附加抖动。如果系统里同时存在PCIe Gen4、SAS 12G这些不同速率接口时钟方案最好统一规划各用各的晶振反而容易互相干扰。我见过不止一次“Retimer参考时钟接在共享晶振上导致眼图不过”的案例。选型阶段就要把参考时钟的电源纹波和抖动预算一起看否则后面调试会很痛苦。2. 从PCIe Gen3到Gen5代际升级到底逼出了哪些新需求2.1 速度翻倍背后的物理账把PCIe各代放在一起看选型逻辑会清楚很多。下面这张表是工程经验值具体数值取决于板卡长度、连接器数量、板材类型不要直接套用在所有设计上。代际速率典型通道损耗预算链路方案趋势Gen12.5GT/s约10dB板内直连Gen25GT/s约15dB板内直连Gen38GT/s约20dBredriver起步Gen416GT/s约28dBredriver/retimer并存Gen532GT/s约36dBretimer为主从表格能看出Gen3之前普通走线长度还能凑合Gen3开始超过十几英寸的走线就必须考虑加入redriver。Gen4是分水岭很多设计为了兼容NVMe U.2、PCIe插槽前转接直接把retimer做成标准位。到了Gen5PCB走线损耗已经很难压缩信号调理IC几乎成了必需项。2.2 插损预算怎么算才算得明白插损预算就是把板上走线损耗、连接器损耗、过孔残桩损耗、线缆损耗全部加起来再留一点裕量。举例一条Gen4链路20英寸FR4走线高频损耗按1dB每英寸粗算大约就是20dB再加一个连接器3dB总插损已经超过23dB。如果接收端的输入灵敏度没有富余那就必须先补中继才能保证工作。实际计算要用仿真和厂商提供的S参数模型这里只是给大家一个量级概念。有了这个量级再看TI不同产品的规格就能对上号8Gbps时代的redriver主要应付20dB以内的补偿16Gbps的retimer可以处理更高的链路损耗32Gbps的retimer则针对Gen5的长链路场景。不同物料能提供的均衡档位和最大插损补偿不同选型时一定要看规格书里的“均衡增益范围”而不是只看速率上限。2.3 TI的产品推进节奏从命名就能看出脉络TI的接口IC产品命名其实挺有意思。DS80系列的“80”差不多对应8GbpsDS160对应16GbpsDS320对应32Gbps结尾的PR表示retimerBR表示redriver。所以DS160PR410大体能猜出是16Gbps级别的retimer4通道某个下游版本号DS125BR401A则是12.5Gbps级别redriver4通道。命名规律能帮你快速筛掉不合适的物料但它不是铁律最终还是要翻数据手册。顺着这个脉络看TI始终跟着接口速率在走并没有执着于把所有速率都做全。选型时与其问“TI有没有支持GenN的物料”不如问“我的链路需要补偿多少插损、允许多少附加抖动、功耗预算多少”。型号只是这些问题的答案。3. 顺着TI产品线一个个过PCIe信号调理IC的真实型号3.1 Gen3时代8Gbps redriver撑起背板链路Gen3时代最常见的两颗物料是DS80PCI810和DS80PCI402。前者是8通道PCIe Gen3 redriver后者是4通道版本。它们的特点是链路透明、配置灵活可以通过引脚选择或SMBus/I2C寄存器调节接收均衡、输出摆幅和去加重。服务器主板、存储背板、转接卡的x8/x16链路扩展很多设计都用这套方案。这类redriver在使用时要注意一个细节接收均衡调太大会把高频噪声一起放大反而让眼图变差。调试时从默认档位起步逐步往上加观察眼高和眼宽的变化曲线找到余量最大的点。Gen3时代链路还不算太长很多情况下加一级redriver就能解决问题成本优势很明显。3.2 Gen4时代16Gbps retimer接管长链路到了PCIe Gen4TI的招牌物料是DS160PR410和DS160PR810。一个4通道一个8通道都是内置CDR的retimer支持Gen1到Gen4速率自动识别。它们多用在NVMe背板、PCIe扩展箱、线缆连接器附近把本来要断掉的链路重新救回来。用retimer有个别人容易忽略的点上电和链路训练顺序。retimer的CDR必须在上游link training之前完成初始化如果系统枚举太快、retimer还没就绪链路会反复训练失败。设计时要注意电源时序必要时让主控延迟一下初始化。Gen4阶段的retimer功耗普遍不低摆放位置尽量靠近结构件或风道别把它塞在散热死角。3.3 Gen5时代32GT/s retimer成为主流PCIe Gen5的32GT/s链路对信号质量和器件本底噪声的要求到了一个新高度。TI在这阶段的公开方案以DS320PR810这类8通道retimer为代表面向x8/x16服务器主链路和存储控制器到背板的长链路。它同样支持自动速率识别并针对高插入损耗链路做了更多均衡档位。我在Gen5选型时最看重三点一是CDR抖动容限二是均衡对温度和电压变化的鲁棒性三是参考时钟方案。Gen5的系统里主控和retimer通常要求同源时钟或明确的低抖动时钟树随便拉一个共享时钟容易在实验室看着能用、量产环境就翻车。Gen5改动成本高建议仿真阶段就把retimer的位置和时钟树定下来别等到layout完再挪。这一代还有个实际感受不要只看标称速率要去看spec里的插损补偿曲线和功耗曲线。同样是32GT/s级别不同实现方式在长链路下的表现可能差很多。3.4 型号汇总一张表看懂PCIe信号调理IC脉络把前面说的PCIe物料整理成一张速查表方便对照型号类型通道数速率级别典型场景DS80PCI810redriver88GbpsGen3背板/x8链路DS80PCI402redriver48GbpsGen3 x4链路DS160PR410retimer416GbpsGen4链路扩展DS160PR810retimer816GbpsGen4 x8/x16DS320PR810retimer832GbpsGen5长链路记得顺手去TI官网对照最新物料状态。有些型号可能已经进入推荐新设计不采用NRND状态也有新物料不断补位。4. 别把SAS/SATA和PCIe混为一谈选型侧重点完全不同4.1 协议差异决定了器件选择的自由度PCIe链路建立要经过完整的训练状态机retimer必须对训练序列保持某种程度透明或参与协商复杂度不低。SAS的链路更像点对点扩展拓扑相对固定redriver这种完全透明的器件更容易被接受。SATA更是简单多数直连场景根本不需要调理只有转接板或长线缆才需要加redriver。所以在选型时不要拿着PCIe的思路去挑SAS的物料。PCIe的Gen4/Gen5链路第一选择往往是retimerSAS 12G/24G链路第一选择往往是redriver。如果反着来会付出不必要的功耗和成本。4.2 通道数和宽端口规划SAS的宽端口经常是x4/x8比如SAS控制器到背板走4条或8条通道。DS125BR401A和DS125BR800A就是为了这种拓扑准备的。选通道数时记得留余量如果近期有升级到x8的计划就别只买4通道省下一点物料成本在高速链路里很容易变成二次改板。SATA场景更分散一个盘一条链路有时单通道redriver反而比多通道更灵活。在一些方案里每块硬盘前面放一颗单通道redriver虽然物料数量多但坏一颗只影响单盘维护和良率都更容易接受。型号通道数速率级别适用场景DS125BR111A112.5Gbps单盘链路/长线缆DS125BR401A412.5GbpsSAS x4宽端口DS125BR800A812.5GbpsSAS x8背板DS280BR810828GbpsSAS-4/高带宽存储SAS-4把速率推到24Gbps之后DS280BR810这类28Gbps级别redriver开始出现在存储背板方案里。与PCIe的retimer不同SAS场景下很多拓扑仍然用redriver因为存储链路通常更短、抖动预算相对宽松redriver的透明性和低成本优势更明显。4.3 背板损耗与EQ设置的差异SAS/SATA背板往往比PCIe板内链路更长过回流焊的背板上还会串多个连接器实际插损可能超过20dB。DS125BR111A这类redriver的接收均衡范围覆盖到20dB级别的链路损耗绰绰有余但前提是EQ档位调对。和PCIe一样SAS redriver也有SMBus编程和引脚编程两种配置方式批量生产建议走寄存器统一刷配置避免靠电阻下拉的硬编码在物料批次间有偏差。SAS链路的调试眼图和PCIe类似但要注意SAS的码型是8b/10b编码眼图标准略有不同别直接用PCIe的模板去卡。5. 动手选型前必须确认的五件事含调试经验5.1 通道数按“实际走线数量”而不是“接口名义宽度”来算PCIe x16接口不一定每条lane都走到最长有时只有靠近芯片的几条lane需要加retimer。选型前先做一次拓扑分析把每条lane的走线长度、过孔数量、连接器数量标出来找出最差的那一条再看它是否需要补偿。这样经常能省下4通道和8通道之间的差价。SAS背板同理控制器的x8输出不一定每个端口都用满先按实际信号走线数算。5.2 EQ调试从最小档位起步逐档看眼图拿redriver来说很多项目第一次点亮就直接拉到最高均衡觉得“越高越好”。实际上高均衡会把高频噪声放大甚至在近距离链路里造成过冲。我的习惯是先设成最低档或默认档跑通链路后逐档递增每档用误码仪或示波器看眼高、眼宽、误码率记录每个配置下的余量再选最稳定的档位。对retimer而言接收均衡类似但还要关注CDR锁定状态。锁定不稳定先查上游信号的抖动脉宽再看参考时钟是否干净别一上来就怀疑CDR芯片本身。5.3 功耗和散热选型表里最容易越看越上头retimer的功耗比redriver高一个量级。Gen4的8通道retimer在高速率下热功耗能到几瓦Gen5更高。选完型号后别急着画原理图先看评估板手册里的热性能数据确认在你的机箱风道下结温不超标。如果功耗实在压不住可以考虑降低速率档、关闭空闲通道或者把器件移到更靠近风扇的位置。很多时候不是信号不够好是散热让它降速跑。5.4 封装和Layout别让封装尺寸毁掉整个布局TI的高通道数retimer封装都不小引脚间距和散热焊盘也有讲究。布局阶段就要留出足够的去耦电容位置电源引脚到电容的距离越短越好差分走线的阻抗要按接口规范做PCIe常见100Ω差分阻抗过孔stub尽量短信号尽量不走内层换层。所有高速差分线要避免跨分割参考平面一整块连续地是高速信号最好的朋友。5.5 链路训练兼容性让主控和Retimer握手成功PCIe链路训练是选型后最容易出幺蛾子的地方。Retimer需要在主控发起训练前稳定上电否则可能出现“第一次开机识别不到重启一次就好”的情况。解决方法是调整电源时序或者给主控加延迟。启动时还可以通过SMBus读retimer的状态寄存器确认它检测到了哪个速率、CDR是否锁定这比盲猜快得多。Gen5阶段EQ训练状态寄存器特别重要。训练协商失败时先看是CTLE还是DFE阶段的问题再看远端和近端的均衡设置对上没有。很多所谓的兼容性问题最后都定位在训练协商参数不匹配上。手里有几块评估板之后我慢慢形成了一套固定打法拿到新物料先不急着画板而是把速率扫描、EQ档位、功耗温度全部测一遍做好记录再开始原理图设计。很多所谓玄学问题最后都发现是EQ档位没调到位或者时钟树不干净。选型软件里的型号参数只是入场券真正让你在项目里不翻车的是对链路损耗和时序的把握。这一点无论PCIe Gen3还是Gen5SAS还是SATA都没有变。