简介东南大学信息学院短学期数字系统设计源代码包围绕FPGA自动售货机项目展开以现场可编程门阵列为平台完成原型设计适合数字逻辑与可编程逻辑课程的学生参考。项目完整覆盖货币识别、商品选择、支付处理、库存管理等经典控制逻辑涉及Verilog/VHDL硬件描述、状态机与计数器设计、仿真验证和硬件下载等环节是理解FPGA开发流程的典型教学案例。压缩包共120个文件约853KB主要包含Xilinx工程文件xise/prj、硬件描述源码v/vhd、仿真报告与日志xmsgs/log/wdb、综合布局结果ngc/ncd/bit以及测试辅助文件c/exe等目录结构清晰便于对照学习从设计输入到比特流生成的完整链路。此外还保留了课程设计中的构建过程文件与报告输出可供复习项目思路或撰写实验报告时参考。目前已有666人浏览学习适合正在做数字系统设计课程设计或FPGA入门实践的读者借鉴。1. FPGA自动售货机方案从投币到出货的完整状态机设计某高校信息学院短学期数字系统设计课A同学抽到了FPGA自动售货机这个经典题目。需求听上去很简单能识别硬币、选择商品、算清找零、给出货信号但真正在开发板上把流程完整跑起来的人十个里有六七个会翻车在状态机迁移、按键消抖和找零边界上。这题不是背一段教程代码就能交差的要把模块拆干净、把代码写到底、把坑提前标出来。这篇方案就按这个思路展开基于Verilog给出从时钟分频、按键消抖到计费找零的完整实现附上仿真与上板验收清单。FPGA课设、短学期项目或者需要交付源码的嵌入式毕设都可以直接拿这套设计改价格、换外设、补功能照着走一遍就能交付。2. 总体架构设计三层结构与六个模块的职责划分2.1 需求拆解先定功能指标再动手编码做数字系统设计的第一件事不是打开编辑器而是把功能指标列全。以这个自动售货机为例我把需求拆成五条硬指标每一条都能在上板时逐项打勾功能项指标要求投币识别支持1元、5角两种硬币单次累计金额上限9.9元商品选择两种商品可乐3.0元、雪碧5.0元按键选择购买判定累计金额不小于商品价格才允许确认购买找零计算按5角为单位找零如余额7角则找1个5角状态指示出货、找零用LED指示数码管显示当前累计金额这套指标的价值在于把自动售货机从一句话变成了可验证的行为描述。答辩时能直接引用指标讲我的设计满足什么约束而不是笼统地说我实现了一个售货机。价格和面额可以根据自己的开发板按键数量调整比如只有4个按键时把投币简化为1元键、5角键、选择键、确认键即可状态机结构不用变。这里有一个容易被忽略的细节找零单位选5角而不是1角会直接影响状态机复杂度和代码量。按1角找零意味着余额计算要精确到角投币面额又只有1元和5角两种会出现大量找9角但实际只能找5角0的尴尬场景。按5角找零则把除法运算简化成一次整除展示效果也直观——这是短学期项目里最常见的取舍。2.2 系统结构三层划分与模块拆解整个系统我习惯分成三层时钟与复位层、功能控制层、显示输出层。时钟与复位层只有一个参数化的分频器从板载50MHz时钟产生两个节拍——1kHz供按键消抖用1Hz供状态机用。功能控制层是核心包含按键消抖、金额累计、状态机、找零控制四个模块。显示输出层负责数码管动态扫描把累计金额实时刷到两位数码管上。这样拆分有三个好处。其一是单模块可仿真时钟分频、按键消抖这类基础模块可以先单独仿真确认无误再往上拼避免顶层出问题时定位不到具体位置。其二是模块间接口简单模块之间只传脉冲和使能信号不传复杂状态任何模块要重构其他模块的接口都不用动。其三是答辩友好导师通常会问你这个状态机写在哪、怎么迁移的模块分得越清楚讲解越有底气。模块间数据流是这样走的六个按键信号先进入各自的消抖模块消抖后输出单周期脉冲金额累计模块根据投币脉冲更新内部寄存器并把当前金额送给状态机和显示模块状态机根据按键脉冲和金额比较结果决定进入哪一步找零控制器在确认购买后按余额计算找零数量用LED闪烁表示逐个找零最终出货信号点亮对应商品的LED。整套数据流是单方向的没有任何模块反向依赖。2.3 状态定义与迁移一张表把流程写清楚自动售货机的核心是状态机状态设计直接决定代码难度和可读性。我采用六个状态IDLE等待投币、ACCUM累计投币、SELECT选择商品、BUY扣除金额、CHANGE找零、OUT出货。状态含义进入条件离开条件IDLE空闲等待复位或一次交易完成收到投币脉冲ACCUM累计投币金额IDLE收到投币脉冲选择商品或取消退币SELECT等待确认购买在ACCUM按选择键确认购买或取消BUY从余额中扣除商品价金额充足且确认扣除完成CHANGE按5角逐个找零BUY扣款完成找零数量归零OUT输出出货信号找零完成停留1秒后回到IDLE这个状态机的关键设计是把找零拆成独立状态而不是在BUY里一次性算完。售货机的找零动作天然有时序性现实中需要逐枚弹出课程设计里也要给学生一个可观察的过程。BUY状态只做减法运算CHANGE状态才做找零输出职责分离后代码不像一段式那样挤成一团。三个细节需要特别注意。第一投币在IDLE和ACCUM两个状态都要能被识别否则第一枚硬币会被漏掉。第二SELECT进BUY必须校验金额足够金额不足时确认键不产生任何迁移符合真实售货机逻辑。第三取消退币复用CHANGE状态把余额按找零方式退回后再回IDLE不需要额外加一个退币状态。2.4 接口约定与同步设计原则顶层信号统一命名后续写代码和引脚约束都不会乱。我约定所有按键输入以key_开头硬币输入用coin_开头输出信号用out_或led_开头有效电平统一为高电平有效复位统一为低电平有效rst_n。这套约定在写约束文件时能省不少核对时间。跨时钟域处理是设计里最容易踩坑的地方。开发板上的按键属于异步信号直接进状态机会在寄存器边界产生亚稳态表现就是按键行为随机错乱。通常的做法是先打两拍消除亚稳态再做脉冲计数消抖把异步按键变成与时钟同步的单周期脉冲。这个原则全系统通用投币键和功能键一视同仁不能因为投币键按得快就省略同步。代码实现用三段式状态机第一段时序逻辑更新现态第二段组合逻辑根据现态和输入计算次态第三段时序逻辑根据现态输出信号。三段式的优势是状态迁移和输出逻辑分离仿真波形里能直观看到哪个状态输出了什么信号debug效率比一段式高一截综合出来的电路结构也更容易被工具优化。3. 关键模块实现消抖、状态机与找零逻辑的可复用Verilog代码3.1 参数化时钟分频模块状态机需要的1kHz消抖节拍和1Hz演示节拍不能直接从板载50MHz取。分频模块用参数HZ控制输出tick频率例化时指定不同目标即可复用。代码里输出的是单周期宽度的tick脉冲比输出方波更适合做使能信号。module clk_div #( parameter integer HZ 1 ) ( input wire clk, // 板载时钟, 50MHz input wire rst_n, // 低电平复位 output reg tick // 单周期宽度的节拍脉冲 ); parameter integer CNT_MAX 50_000_000 / HZ; reg [25:0] cnt; always (posedge clk or negedge rst_n) begin if (!rst_n) begin cnt 26d0; tick 1b0; end else if (cnt CNT_MAX - 1) begin cnt 26d0; tick 1b1; // 计数到上限, 拉高一个周期 end else begin cnt cnt 26d1; tick 1b0; end end endmodule例化HZ1000和HZ1各一次分别得到1kHz和1Hz的tick。CNT_MAX会被综合工具按参数自动算出50000和50000000不用手写两个计数器。需要注意CNT_MAX的位宽50MHz分频到1Hz需要计数5000万26位二进制才够如果板载时钟是100MHzHZ1时CNT_MAX变成1亿27位都不够位宽要同步加宽这是改时钟频率时最容易遗漏的点。tick信号的使用方式和时钟使能类似所有时序逻辑都挂在50MHz时钟上tick为高时才更新寄存器。这样能避免多驱动时钟带来的布局布线问题也让仿真调试时能精确控制每一步发生的时刻。3.2 按键消抖模块两级同步与脉冲计数按键消抖不能只靠延时等待正确的做法是两级同步消除亚稳态再用计数窗确认电平稳定。以下代码把同步和消抖合在一个模块输出单周期key_pulse脉冲状态机只需要判断这一个脉冲不用关心按键按了多久。module debounce #( parameter integer DELAY 20 // 消抖时间窗口, 单位: 1kHz tick ) ( input wire clk, input wire rst_n, input wire tick, // 1kHz节拍 input wire key_in, // 原始按键电平 output reg key_pulse // 上升沿单周期脉冲 ); reg [1:0] sync_r; reg [5:0] cnt; reg key_tmp, key_prev; // 两级同步器, 消除亚稳态 always (posedge clk or negedge rst_n) begin if (!rst_n) sync_r 2b00; else sync_r {sync_r[0], key_in}; end // 脉冲计数: 连续DELAY个tick电平相同才认为稳定 always (posedge clk or negedge rst_n) begin if (!rst_n) begin key_tmp 1b0; cnt 6d0; end else if (tick) begin if (key_tmp ! sync_r[1]) begin cnt 6d0; key_tmp sync_r[1]; end else if (cnt DELAY) begin cnt cnt 6d1; end end end // 边沿检测, 在key_tmp上升沿输出单周期脉冲 always (posedge clk or negedge rst_n) begin if (!rst_n) begin key_prev 1b0; key_pulse 1b0; end else begin key_prev key_tmp; key_pulse (~key_prev) key_tmp; end end endmoduleDELAY参数默认20配合1kHz tick正好是20ms消抖窗口覆盖了机械按键常见的抖动区间。cnt的位宽由DELAY上限决定DELAY不超过63时6位足够如果你把DELAY加大到几百cnt位宽要同步加宽否则综合时高位被截断消抖时间会变得很短这一条在改参数时务必检查。这个模块的边界情况也值得说明按键持续按住时key_pulse只在按下瞬间出现一次不会重复触发按键抖动期间key_tmp反复翻转但cnt窗口保证只有稳定后才透传。逻辑上等价于信号连续20ms不变才认这次按下比单纯延时采样可靠得多。提示消抖模块的DELAY参数必须和tick频率配套调整。如果tick从1kHz改成100Hz而DELAY保持20消抖时间会变成200ms按键响应明显变慢连按会被误判成一次。3.3 核心状态机与金额累计状态机和金额累计我分成两个时序块来写避免一个always块里既改状态又改金额导致综合出锁存器或优先级混乱。先看状态机主体注意它是跑在1Hz tick下的每个状态至少停留一秒方便上板观察。localparam IDLE 3d0; localparam ACCUM 3d1; localparam SELECT 3d2; localparam BUY 3d3; localparam CHANGE 3d4; localparam OUT 3d5; reg [2:0] state, next_state; // 组合输出: 金额是否足够购买当前商品 wire money_enough (state SELECT item 2d1) ? (total_money 8d30) : (state SELECT item 2d2) ? (total_money 8d50) : 1b0; // 第一段: 现态更新 always (posedge clk or negedge rst_n) begin if (!rst_n) state IDLE; else if (tick_1hz) state next_state; end // 第二段: 次态计算 always (*) begin next_state state; case (state) IDLE: if (coin_1yuan_pulse || coin_05_pulse) next_state ACCUM; ACCUM: if (key_cancel_pulse) next_state CHANGE; // 取消投币, 余额退回 else if (key_cola_pulse || key_sprite_pulse) next_state SELECT; else if (coin_1yuan_pulse || coin_05_pulse) next_state ACCUM; SELECT: if (key_cancel_pulse) next_state IDLE; else if (key_confirm_pulse money_enough) next_state BUY; // 金额足够才允许购买 BUY: next_state CHANGE; CHANGE: if (change_num 0) next_state OUT; OUT: next_state IDLE; default: next_state IDLE; endcase end这里有几个值得展开的设计决策。投币在IDLE和ACCUM都能被识别避免第一枚硬币漏计——这是很多初版代码的通病只在ACCUM里处理投币结果第一枚硬币进来时状态还没跳过去。取消退币复用CHANGE状态而不是新建REFUND状态把退币和找零统一成同一个动作序列减少一个状态和一堆重复输出逻辑。SELECT里只有money_enough为真才能进BUY金额不足时确认键无效这就省掉了后续补钱再买的处理分支。金额累计独立于状态机之外使用组合输入控制寄存器增减代码里显式限制上限防止溢出。价格统一用角为单位避免小数运算30代表3.0元、50代表5.0元全部是整数加法、减法、除法。reg [7:0] total_money; // 当前累计金额, 单位: 角 reg [7:0] change_num; // 还需找零的5角数量 reg [1:0] item; // 1-可乐, 2-雪碧 always (posedge clk or negedge rst_n) begin if (!rst_n) begin total_money 8d0; end else if (tick_1hz) begin case (state) IDLE: total_money 8d0; // 一轮交易结束, 清零 ACCUM: begin if (coin_1yuan_pulse total_money 8d89) total_money total_money 8d10; else if (coin_05_pulse total_money 8d94) total_money total_money 8d5; end BUY: begin if (item 2d1 total_money 8d30) total_money total_money - 8d30; else if (item 2d2 total_money 8d50) total_money total_money - 8d50; end endcase end end金额上限9.9元用寄存器的位宽和内层判断双重限制total_money是8位最大255但加了89和94的阈值判断后实际不会超过99。这里用总金额 新币值 99的方式判断避免加法瞬间溢出回绕成小值——溢出是组合逻辑做加法时最容易出的问题仿真里能看到金额突然归零上板后表现为投币越多显示越乱。3.4 找零控制器与出货输出进入BUY状态的同一拍根据商品单价计算找零数量。找零数量等于扣款后余额除以5因为最小找零单位是5角不足5角的部分直接丢弃这是售货机的标准处理方式。always (posedge clk or negedge rst_n) begin if (!rst_n) begin change_num 8d0; end else if (tick_1hz) begin case (state) BUY: begin if (item 2d1) change_num (total_money - 8d30) / 8d5; else if (item 2d2) change_num (total_money - 8d50) / 8d5; end CHANGE: begin if (change_num 8d0) change_num change_num - 8d1; end endcase end end进入CHANGE时change_num已经算好之后每个tick递减一次。CHANGE状态在1Hz节拍下每秒减1找零LED跟着每秒闪一次节奏肉眼可辨。由于进入BUY的前提是余额不小于价格total_money - price的结果一定是0到99之间的非负数除法不会出现负数截断的问题。一个需要特别说明的点这里计算找零用的是BUY状态下当前拍total_money的值而total_money的减法也发生在BUY这一拍。实际上total_money - 30的结果会被用于两个地方——更新total_money和计算change_num。如果综合工具把这一拍内的组合路径优化后产生竞争change_num可能采到旧值。稳妥的写法是先在BUY拍把扣款后余额存到快照寄存器再用快照算找零。很多翻车都出在这里具体原因放在第4章展开。出货输出在OUT状态拉高对应商品LED保持一秒后回到IDLE自动清零。找零LED在CHANGE状态取反闪烁进入OUT后熄灭always (posedge clk or negedge rst_n) begin if (!rst_n) begin out_cola 1b0; out_sprite 1b0; change_led 1b0; end else if (tick_1hz) begin case (state) CHANGE: change_led ~change_led; // 每1tick翻转一次 OUT: begin change_led 1b0; if (item 2d1) out_cola 1b1; else if (item 2d2) out_sprite 1b1; end IDLE: begin out_cola 1b0; out_sprite 1b0; end endcase end end这里把出货信号放在OUT状态而不是CHANGE结束后立即输出是为了让出货和找零这两个动作在时序上分开。真实售货机是先找零再出货还是先出货再找零不同机型做法不同项目演示时先找零后出货更有画面感也好讲解。3.5 顶层例化与显示模块顶层模块做的事情就是把分频、消抖、状态机、显示这些子模块按接口连接起来。每个按键输入都经过一次消抖再进状态机这是整个系统不出乱子的底线。顶层例化的关键是信号命名一致端口名和约束文件的引脚名一一对应。module display( input wire clk, input wire rst_n, input wire [7:0] money, // 累计金额, 单位角 output reg [7:0] seg_data, // 段码输出 output reg [3:0] seg_sel // 位选输出 ); reg [3:0] bcd_l, bcd_h; reg [13:0] scan_cnt; wire scan_sel scan_cnt[13]; // 约6kHz轮换 always (posedge clk or negedge rst_n) begin if (!rst_n) begin bcd_l 4d0; bcd_h 4d0; end else begin bcd_l money % 10; // 个位 bcd_h money / 10; // 十位 end end always (posedge clk or negedge rst_n) begin if (!rst_n) scan_cnt 14d0; else scan_cnt scan_cnt 14d1; end always (*) begin case (scan_sel) 1b0: begin seg_sel 4b1110; seg_data seg_lut(bcd_l); end 1b1: begin seg_sel 4b1101; seg_data seg_lut(bcd_h); end endcase end function [7:0] seg_lut(input [3:0] num); case (num) 4d0: seg_lut 8hC0; 4d1: seg_lut 8hF9; 4d2: seg_lut 8hA4; 4d3: seg_lut 8hB0; 4d4: seg_lut 8h99; 4d5: seg_lut 8h92; default: seg_lut 8hFF; endcase endfunction endmodule这是一段共阳数码管驱动代码段码表只列出0到5其余数字按常用表补齐即可。display模块把money除以10和取余10得到十位和个位用scan_cnt最高位做轮换信号约6kHz的刷新率远超人眼闪烁阈值显示是稳定的。如果是共阴数码管段码表要按板子型号取反或替换这一项上板前必须核对开发板原理图属于接线级错误代码层看不出来。顶层例化时把display的money端口接到状态机模块的total_money输出显示和状态机就解耦了。整个设计里状态机只管业务逻辑显示模块只做数值到数码管的翻译后续想加流水金额显示或语音播报都在对应模块上扩展不影响主流程。4. FPGA实现避坑上板调试中常见的五类翻车点把代码仿真通过只是开始真正让人血压升高的是上板后的行为异常。以下五类问题是这个项目里最容易遇到、也最容易被归为玄学的我按现象、原因、解决三个层次逐个拆开。4.1 现象仿真波形正确上板后状态机一开始就乱跳仿真里状态迁移规规矩矩一上板复位释放后状态不是IDLE而是直接跳到CHANGE或OUT。这类问题大多出在复位信号上外部按键复位在低电平释放瞬间会产生抖动状态机寄存器被采样到非IDLE值另一个来源是分频器参数在仿真里为了缩时间改小了上板沿用相同参数导致节拍过快状态迁移快得肉眼无法观察。解决方法是给外部复位加一个两级同步器把复位信号先打两拍再进各模块消除异步释放带来的竞争。分频参数这件事要养成习惯仿真用参数化方式缩时间上板用真实频率不要在代码里写死两套分频否则早晚有一版忘记改回来。4.2 现象按键按一次投币金额加了两次甚至三次按键按下一次total_money从0直接跳到20或30这是消抖失败的典型特征。原因多半是只做了两级同步没做脉冲计数或者DELAY窗口远小于抖动时间。有人把DELAY设成2在1kHz节拍下只有2ms消抖窗口而机械按键抖动轻松超过几十毫秒必然多次触发。解决方法是把DELAY统一设到20以上20ms并且确认每个按键只有消抖模块输出的单脉冲进状态机。排查时用计数器抓key_pulse的次数最直接把总线上所有脉冲在一个状态内计数超过1就是消抖没到位。还要检查是否有人把原始按键信号直接接到了状态机没有经过消抖这种接线错误在代码评审阶段就能发现别等上板才查。4.3 现象找零数量总比手算少一个5角投5元买3元商品板上只找3个5角而不是4个。这类问题的根源在时序竞争BUY状态里total_money被减去商品价格和change_num的计算发生在同一状态同一tickchange_num用扣款后的余额做被减数但综合后减法器和除法器有传播延迟寄存器采样时可能采到旧值。解决方法是让change_num在BUY状态先锁存扣款后的余额快照到独立寄存器再对快照做除法。更稳妥的做法是在SELECT进入BUY的前一拍就把余额 - 价格的结果存下来CHANGE状态只对这个快照递减绝不直接依赖total_money的实时值。这是做状态机设计时要记住的铁律任何需要先运算再使用的结果都先打一拍快照让组合逻辑稳定后再采样。4.4 现象数码管数字闪烁、亮度不均匀甚至显示乱码动态扫描频率太低或位选切换和段码更新不在同一拍就会看到数字发虚。人眼对低于50Hz的刷新极度敏感扫描周期必须控制在1ms左右。代码层面的问题是位选先切过去、旧段码残留一个周期表现为个别数字带鬼影。解决方法是把扫描计数器的分频值设到16位左右确保每位点亮频率在1kHz以上同时把段码和位选用寄存器寄存后再输出避免组合输出毛刺。上板后如果乱码固定出现在某一位优先检查对应位选的引脚约束和硬件连线而不是怀疑代码——动态扫描驱动代码写得再漂亮引脚接错照样显示错乱。4.5 现象下载时报引脚约束错误或烧录后所有LED没反应这类问题通常在约束阶段就能发现但最容易被人忽略。开发板上的LED、数码管、按键对应的引脚不是随便分配的约束文件里每一条引脚名必须和顶层模块端口名完全一致大小写都不能差。经常翻车的情况是顶层端口叫out_cola约束文件里写的是led_cola工具直接报错或静默忽略。解决方法是先从开发板原理图把所有外设引脚整理成一张对应表再逐条对照顶层端口写约束不要复制别人工程的引脚分配。遇到下载成功但什么都没反应的问题基本也是这里出的错用这一步检查几十秒就能定位。这条经验我每次做FPGA项目都会强制走一遍省掉的时间和返工比预想的多得多。5. 验收与答辩三步完成功能测试与技术讲解5.1 第一步按功能清单逐条验收上板前先把验收用例写成表别靠临时乱按碰运气。我一般按下面这个顺序测试覆盖从单币累计到连续交易的全流程用例操作预期结果单币累计按1元键一次数码管显示10多币累计按1元两次、5角一次数码管显示25金额不足累计15角选可乐确认不出货、不进入找零正常购买累计50角选雪碧确认扣除50角、找零0、出货1秒找零计算累计65角买可乐出货后找零LED闪7次取消退币累计30角按取消找零LED闪6次后清0连续交易完成一轮后立即投币新一轮金额从0开始5.2 第二步边界与异常场景测试正常用例过了只算及格答辩翻车往往在边界上。至少要补三条投币金额正好等于商品价格验证找零数为0时CHANGE能正常跳到OUT累计金额超过9.9元上限验证多投币不会溢出快速连续按确认键验证SELECT不会重复扣款。这些用例不用写进文档但演示时主动跑一条能明显拉高老师对方案的信任度。5.3 第三步答辩讲解按状态机三个细节组织答辩讲解的顺序比内容更重要。先花一分钟在状态迁移图上讲清六个状态怎么流转这是整个项目的主干。然后挑三个最容易出彩的细节讲按键消抖为什么用脉冲计数而不是简单延时、找零为什么要用余额快照、动态扫描为什么切换频率要在1kHz以上。这三个点既展示了设计深度也是这套方案里最容易和老师展开问答的地方。讲到为什么这么设计时记得结合调试教训。比如找零少算一个5角是减法器和除法器的时序竞争我后来强制在状态机迁移前先用快照寄存器保存余额彻底绕开了隐患。从那以后我每次做FPGA状态机项目都会把任何需要多步运算的数值先打快照当成一条铁律写完代码先自查一遍。这份方案的模块划分和代码结构都是按这个习惯组织的希望也能帮你在短学期答辩时少踩两个坑把自动售货机这个经典题目做出能讲、能测、能复现的完整交付。本文还有配套的精品资源点击获取