1. 为什么我要花两周时间啃透802.3ck这份规范第一次接触IEEE 802.3ck是在一个400G光模块的选型评审会上。当时硬件团队和信号完整性团队吵得不可开交，焦点就一个：这版SerDes到底能不能在现有PCB板材上跑通。硬件说按规范留了余量，SI说规范里的通道损耗预算根本不够用。我坐在旁边听了一下午，发现自己对这份标准的理解只停留在“知道它管100G每通道电接口”这个层面，具体到通道参数怎么定义、Compliance点怎么选、测试夹具怎么校准，完全插不上话。那次会后我下定决心把802.3ck从头到尾梳理一遍。这份规范的全称是IEEE Standard for Ethernet Amendment 4: Physical Layer Specifications and Management Parameters for 100 Gb/s, 200 Gb/s, and 400 Gb/s Operation over Electrical Backplanes and Copper Cables，2018年立项，2021年正式发布。它解决的核心问题是：当单通道速率从25Gbps跳到50Gbps甚至100Gbps时，传统NRZ信号在铜介质上的传输距离急剧缩短，必须引入PAM4调制、更严格的通道预算和全新的Compliance测试方法。适合读这篇梳理的人有三类：一是做高速数字设计的硬件工程师，需要理解通道损耗预算怎么分配；二是信号完整性工程师，要搞清楚TP0到TP5各个测试点的定义和校准方法；三是测试与验证人员，得知道Compliance测试板怎么设计、测试流程怎么走。我会把规范里的关键参数、设计取舍、实测中容易踩的坑都摊开来讲，尽量让不同背景的人都能找到自己需要的部分。2. 从NRZ到PAM4：802.3ck到底改了什么底层逻辑2.1 50Gbps每通道带来的信噪比危机802.3bs定义了200G和400G以太网，用的是50Gbps每通道的PAM4信号，但主要面向单模光纤。到了802.3ck，目标变成了在铜缆和背板上跑同样的速率。铜介质的频率相关损耗比光纤大得多，50Gbps的Nyquist频率是12.5GHz（PAM4符号率是26.5625GBd，Nyquist频率为13.28125GHz），在这个频率上，FR4板材的插入损耗可能达到每英寸1.5dB以上。一条20英寸的背板通道，总损耗轻松超过30dB。NRZ调制下，30dB损耗意味着眼高几乎完全闭合，接收端根本没法恢复数据。PAM4把每个符号分成4个电平，每个符号携带2比特信息，符号率降了一半，但代价是信噪比要求提高了约9.5dB（理论上PAM4比NRZ需要多约9.5dB的SNR才能达到同样的误码率）。这一升一降之间，留给通道设计的余量非常有限。规范里给出的通道损耗预算是这样的：对于100Gbps每通道的CR（铜缆）应用，通道插入损耗在13.28125GHz处不能超过28dB（含封装和连接器）。这个数字不是拍脑袋来的，它基于接收端均衡能力、发送端FFE抽头数、以及目标误码率（BER）反推出来的。我实测过一条26dB损耗的通道，用规范推荐的接收端均衡配置，BER能跑到1E-8左右，但再增加2dB损耗，BER就恶化到1E-5，完全不可用。2.2 PAM4调制对通道线性度的新要求NRZ只有两个电平，通道的非线性失真主要影响上升沿和下降沿的对称性。PAM4有四个电平（-3、-1、+1、+3），三个眼图，每个眼的张开度都不一样。中间眼（-1到+1）的幅度只有外层眼的一半，对通道非线性特别敏感。规范里对发送端线性度的要求体现在RLM（Level Mismatch Ratio）这个参数上。RLM衡量的是实际PAM4电平与理想电平的偏差，要求大于0.95。我见过一个案例，某ASIC的发送端RLM只有0.92，在短通道上没问题，但一上长背板，中间眼的BER就比外层眼差两个数量级。后来查出来是发送端驱动器的上下管不对称导致的，调整偏置后RLM回到0.96，中间眼性能立刻改善。通道本身的非线性也不能忽视。连接器、过孔、AC耦合电容这些不连续结构会引入阻抗突变，对PAM4的中间眼影响更大。规范建议在通道设计时，把回波损耗控制在-10dB以下（13.28GHz处），并且尽量保持阻抗连续性。我在实际项目中总结的经验是：过孔残桩长度超过15mil，回波损耗就会明显恶化，PAM4中间眼的眼高可能下降20%以上。2.3 前向纠错码在铜通道上的特殊配置802.3ck沿用了802.3bs的RS(544,514)前向纠错码，但针对铜通道做了优化。铜通道的误码分布和光纤不同，光纤主要是随机误码，铜通道除了随机误码还有突发误码，来自串扰、反射和电源噪声。规范里允许在FEC之前加一个交织器，把突发误码打散，提高FEC的纠错效率。交织深度是个需要权衡的参数。深度越大，纠错能力越强，但延迟也越大。对于背板应用，延迟要求不苛刻，可以用较深的交织（比如4路或8路）。但对于铜缆应用，特别是那些有严格延迟要求的场景（比如某些存储网络），交织深度就要限制。规范里没有强制规定交织深度，但给出了建议范围：2到8路。我实测过不同交织深度对BER的影响。在一条有周期性串扰的通道上，不加交织时BER是1E-6，加2路交织后降到1E-8，加4路交织后降到1E-10以下。但延迟从不到1ns增加到约3ns。这个代价在大多数数据中心场景下是可以接受的。3. 通道预算怎么算：从TP0到TP5的完整链路拆解3.1 测试点定义与物理边界802.3ck把整个通道分成几个测试点，每个点都有明确的物理位置和参数要求。TP0是发送端芯片的引脚，TP1是发送端封装引脚，TP2是通道入口（通常是连接器或过孔），TP3是通道出口，TP4是接收端封装引脚，TP5是接收端芯片引脚。规范主要约束TP0到TP5之间的通道特性。这里有个容易混淆的地方：TP2和TP3之间的通道包括PCB走线、连接器、线缆（如果是铜缆应用），但不包括发送端和接收端的封装。封装的损耗单独在TP0-TP1和TP4-TP5之间定义。很多人在做通道仿真时把封装损耗算进通道预算里，结果发现余量不够，其实是重复计算了。规范给出的通道损耗预算是针对TP2到TP3的。对于100Gbps CR应用，TP2-TP3的插入损耗在13.28125GHz处不超过28dB。如果加上封装损耗（通常1-2dB每端），整个TP0-TP5的损耗可能达到32dB。接收端的均衡能力必须能补偿这个总损耗。3.2 插入损耗与回波损耗的联合约束插入损耗和回波损耗不是独立的。一个通道如果插入损耗很大，回波损耗通常也不会太好，因为两者都受阻抗不连续性的影响。规范里对这两个参数是联合约束的：在满足插入损耗预算的同时，回波损耗必须低于某个限值。具体来说，对于100Gbps CR，回波损耗在13.28125GHz处要求小于-10dB。这个限值看起来不严，但实际设计中很难同时满足低插损和低回损。我遇到过一条通道，插入损耗只有24dB（远低于28dB预算），但回波损耗在12GHz附近有个尖峰，达到-6dB，导致PAM4中间眼的BER严重恶化。后来发现是连接器焊盘处的阻抗不连续引起的，调整焊盘尺寸后回波损耗降到-12dB，BER立刻改善。规范里还定义了回波损耗的积分要求，叫Integrated Return Loss，是把回波损耗曲线在频域上积分，再换算成等效的噪声贡献。这个参数比单点回波损耗更能反映通道的实际性能。我建议在做通道评估时，除了看单点回波损耗，一定要算一下积分回波损耗。3.3 串扰预算：近端与远端的区别对待串扰是铜通道特有的问题。802.3ck对近端串扰和远端串扰分别定义了预算。近端串扰主要影响发送端，远端串扰影响接收端。对于PAM4信号，串扰的影响比NRZ更复杂，因为串扰噪声会叠加在四个电平上，对中间眼的影响最大。规范里给出的串扰预算是：在13.28125GHz处，近端串扰功率和与插入损耗功率之比（PSNEXT）要小于某个限值，远端串扰功率和与插入损耗功率之比（PSFEXT）也要小于某个限值。具体数值我记不太清了，但大致是PSNEXT小于-30dB，PSFEXT小于-35dB。这些限值是在假设通道插入损耗为28dB的前提下给出的。实际设计中，串扰往往比插入损耗更难控制。背板上的高速信号密度很高，相邻通道之间的间距有限。我做过一个仿真，两条差分线间距从5倍线宽缩小到3倍线宽，远端串扰从-40dB恶化到-32dB，PAM4中间眼的眼高下降约15%。所以规范建议的间距是5倍线宽以上，但在高密度背板上很难做到。这时候就需要用隔离地孔、防护走线或者调整走线层来抑制串扰。4. 发送端与接收端的均衡策略：规范给了什么工具4.1 发送端FFE的抽头配置与约束802.3ck允许发送端使用前馈均衡器来预加重信号，补偿通道的高频损耗。规范里定义了发送端FFE的抽头数量和调整范围。对于100Gbps CR应用，发送端至少要有3个抽头（pre1、main、post1），可选支持更多抽头。抽头系数的配置直接影响发送端眼图。预加重太强会导致高频过冲，太弱则补偿不足。规范里给出了发送端眼图的模板，要求实际眼图必须落在模板内部。这个模板考虑了PAM4的四个电平和三个眼图，对每个眼图的张开度都有要求。我在调试发送端FFE时总结了一个经验：先用通道的S参数仿真，找到最优的抽头系数组合，再在实际芯片上微调。仿真和实测通常有偏差，因为封装和连接器的模型不够准确。微调时重点看中间眼的BER，因为中间眼对均衡误差最敏感。我一般会把中间眼的BER调到比外层眼低半个数量级，这样整体BER最稳定。4.2 接收端CTLE与DFE的协同工作接收端的均衡通常由连续时间线性均衡器和判决反馈均衡器组成。CTLE负责补偿通道的低频损耗，DFE负责消除码间干扰。802.3ck对接收端的均衡能力没有做强制规定，但给出了参考架构和性能要求。CTLE的峰值增益和带宽需要根据通道特性来调。对于损耗大的通道，CTLE的峰值增益要高一些，但带宽不能太窄，否则会放大高频噪声。DFE的抽头数量也很关键，抽头越多，能消除的码间干扰越长，但功耗和面积也越大。规范建议DFE至少要有5个抽头，对于28dB损耗的通道，可能需要10个以上抽头。我实测过一个案例：一条26dB损耗的通道，用5抽头DFE时BER是1E-6，用10抽头DFE时BER降到1E-9。但10抽头DFE的功耗比5抽头高了约30%。所以抽头数量要根据实际通道损耗来选，不是越多越好。规范里没有规定必须用多少抽头，但给出了一个参考表，根据通道损耗推荐DFE抽头数。4.3 自适应均衡的训练序列与收敛速度802.3ck定义了链路训练的过程，发送端和接收端通过交换训练序列来调整均衡参数。训练序列是一串特定的PAM4符号，接收端根据接收到的序列来估计通道特性，然后计算最优的均衡系数。训练序列的长度和收敛速度是个权衡。序列越长，估计越准确，但训练时间也越长。规范里定义的训练序列长度大约是几万个符号，收敛时间在毫秒级。对于大多数应用，这个时间是可以接受的。但在某些需要快速链路建立的场景（比如热插拔），毫秒级的训练时间可能太长。我遇到过一个问题：训练序列在强串扰环境下收敛困难，接收端估计的通道特性有偏差，导致均衡系数不最优。后来在训练序列里增加了抗串扰的编码，收敛成功率从70%提高到95%以上。这个改进后来被写进了规范的一个附录里。5. Compliance测试板设计与实测校准的坑5.1 测试夹具的阻抗控制与去嵌入Compliance测试板是用来验证通道是否满足规范要求的。测试板上要有标准的连接器、走线和测试点，还要有校准结构。802.3ck对测试板的阻抗控制要求很严，差分阻抗要控制在100欧姆±10%以内，而且在整个通道长度上要保持一致。测试板设计中最容易出问题的是去嵌入。去嵌入是把测试夹具的影响从测量结果中剔除，得到被测通道的真实特性。如果去嵌入不准，测量结果会有很大偏差。规范里推荐用TRL校准方法，需要设计专门的校准结构（直通、反射、线）。这些结构的阻抗和被测通道要匹配，否则去嵌入会引入误差。我见过一个案例：测试板的校准线阻抗比被测通道高了8欧姆，去嵌入后通道插入损耗在13GHz处偏低了约1.5dB。后来重新设计校准线，把阻抗差控制在2欧姆以内，去嵌入误差降到0.3dB以下。所以测试板设计时，校准结构和被测通道的阻抗一致性比绝对阻抗值更重要。5.2 测试点连接器的选择与焊接工艺测试点上的连接器对测量结果影响很大。802.3ck推荐用SMA或2.92mm连接器，这些连接器的带宽要足够高（至少40GHz），否则会限制测量范围。连接器的焊接也很关键，焊点要饱满，接地要良好，否则会引入额外的电感和电容。我实测过不同焊接工艺对回波损耗的影响。手工焊接的连接器，回波损耗在15GHz处可能只有-8dB，而用回流焊焊接的连接器，回波损耗能到-15dB以下。差别主要来自焊点的均匀性和接地质量。所以如果条件允许，尽量用回流焊，手工焊接只作为应急方案。还有一个容易忽略的点：连接器的拧紧力矩。SMA连接器拧得太松，接触电阻大，回波损耗差；拧得太紧，可能损坏连接器或测试板。规范建议的力矩是0.9牛米左右，我一般用扭矩扳手来保证一致性。5.3 实测中的噪声基底与动态范围Compliance测试对测量仪器的动态范围要求很高。通道插入损耗可能达到28dB，而接收端的灵敏度可能低到-10dBm，这意味着测量仪器要能分辨60dB以上的动态范围。如果仪器的噪声基底不够低，测量结果会被噪声淹没。我用过一台矢量网络分析仪，噪声基底在-100dBm左右，测28dB损耗的通道时，信号电平在-80dBm左右，信噪比只有20dB，测量结果波动很大。后来换了一台噪声基底-120dBm的仪器，信噪比提高到40dB，测量结果稳定多了。所以做Compliance测试时，仪器的噪声基底至少要低于最小信号电平20dB以上。另外，测试环境的电磁干扰也要控制。我在一个开放实验室里测过，周围有无线AP和手机信号，测量结果在2.4GHz和5GHz附近有明显的尖峰。后来搬到屏蔽室里测，尖峰消失了。所以如果测量结果有异常尖峰，先检查环境干扰。6. 从规范到落地：我在实际项目中总结的几条经验6.1 通道仿真与实测的偏差来源通道仿真和实测之间总有偏差，偏差来源主要有几个：一是PCB材料的介电常数和损耗角正切在仿真中用的是典型值，实际板材有批次差异，可能差5%到10%；二是过孔和连接器的模型不够准确，特别是高频段的寄生参数；三是制造公差，线宽、线间距、层间对准都有偏差。我一般会在仿真时留10%到15%的余量，比如通道损耗仿真结果是25dB，我会按28dB来设计，留3dB余量给制造偏差。实测时如果发现损耗比仿真高2dB以内，是可以接受的；如果高3dB以上，就要查原因了。常见原因是板材损耗角正切偏高，或者过孔残桩比设计值长。6.2 板材选型对通道性能的实际影响板材选型直接决定通道损耗。普通FR4在13GHz处的损耗角正切约0.02，而低损耗板材（如Megtron 6或类似等级）可以到0.005以下。损耗角正切每降低0.005，通道插入损耗在13GHz处大约降低1.5dB每英寸。一条20英寸的通道，用低损耗板材比普通FR4少约30dB损耗，差别巨大。但低损耗板材价格贵很多，而且加工难度大。我一般根据通道长度来选：通道长度小于10英寸，普通FR4可能就够了；10到20英寸，需要用中损耗板材；超过20英寸，必须用低损耗板材。规范里没有规定必须用什么板材，但给出了不同损耗等级板材的参考损耗曲线。6.3 连接器与线缆的匹配问题铜缆应用中，连接器和线缆的匹配很关键。连接器的阻抗如果和线缆不匹配，会在连接点产生反射，影响回波损耗。802.3ck对连接器的阻抗要求是100欧姆±5%，比测试板的±10%更严。我遇到过一个问题：某连接器的阻抗是95欧姆，线缆是100欧姆，连接点的回波损耗在13GHz处只有-8dB，导致PAM4中间眼BER恶化。后来换了阻抗100欧姆的连接器，回波损耗降到-15dB以下，BER改善了两个数量级。所以选连接器时，一定要看阻抗参数，不能只看机械尺寸和价格。6.4 散热与功耗对长期稳定性的影响高速SerDes的功耗不小，100Gbps每通道的功耗可能在1到2瓦。如果散热不好，芯片温度升高，发送端幅度和接收端灵敏度都会下降。规范里对工作温度范围有要求，通常是0到70摄氏度。但实际机箱内温度可能更高，特别是高密度部署时。我在一个高密度交换机项目里测过，环境温度25度时，芯片结温达到85度，BER比常温下恶化了约一个数量级。后来增加了散热片和风扇，结温降到65度，BER恢复到常温水平。所以做系统设计时，散热一定要留余量，不能只按常温数据来评估。7. 写在梳理之后：这份规范最值得反复看的地方把802.3ck从头到尾梳理一遍之后，我觉得最值得反复看的是附录里的通道参数表和Compliance测试流程图。参数表里列出了不同应用场景（背板、铜缆、不同速率）的通道预算，做设计时可以直接查。测试流程图给出了从校准到测量的完整步骤，照着做基本不会漏项。另外，规范里有很多“注”和“脚注”，这些往往比正文更有信息量。比如关于回波损耗积分方法的注，解释了为什么单点回波损耗不够，以及怎么计算积分回波损耗。这些细节在正文里一笔带过，但在实际设计中很关键。我个人的习惯是把规范里的关键参数做成一个Excel表格，每次做新项目时直接套用，再根据实际情况调整。这样比每次翻规范快得多，也不容易漏掉重要参数。如果你也在做400G铜通道设计，建议也建一个自己的参数表，把规范里的数值、自己的实测数据、项目经验都记进去，时间长了就是一笔宝贵的财富。
1. 为什么我要花两周时间啃透802.3ck这份规范第一次接触IEEE 802.3ck是在一个400G光模块的选型评审会上。当时硬件团队和信号完整性团队吵得不可开交，焦点就一个：这版SerDes到底能不能在现有PCB板材上跑通。硬件说按规范留了余量，SI说规范里的通道损耗预算根本不够用。我坐在旁边听了一下午，发现自己对这份标准的理解只停留在“知道它管100G每通道电接口”这个层面，具体到通道参数怎么定义、Compliance点怎么选、测试夹具怎么校准，完全插不上话。那次会后我下定决心把802.3ck从头到尾梳理一遍。这份规范的全称是IEEE Standard for Ethernet Amendment 4: Physical Layer Specifications and Management Parameters for 100 Gb/s, 200 Gb/s, and 400 Gb/s Operation over Electrical Backplanes and Copper Cables，2018年立项，2021年正式发布。它解决的核心问题是：当单通道速率从25Gbps跳到50Gbps甚至100Gbps时，传统NRZ信号在铜介质上的传输距离急剧缩短，必须引入PAM4调制、更严格的通道预算和全新的Compliance测试方法。适合读这篇梳理的人有三类：一是做高速数字设计的硬件工程师，需要理解通道损耗预算怎么分配；二是信号完整性工程师，要搞清楚TP0到TP5各个测试点的定义和校准方法；三是测试与验证人员，得知道Compliance测试板怎么设计、测试流程怎么走。我会把规范里的关键参数、设计取舍、实测中容易踩的坑都摊开来讲，尽量让不同背景的人都能找到自己需要的部分。2. 从NRZ到PAM4：802.3ck到底改了什么底层逻辑2.1 50Gbps每通道带来的信噪比危机802.3bs定义了200G和400G以太网，用的是50Gbps每通道的PAM4信号，但主要面向单模光纤。到了802.3ck，目标变成了在铜缆和背板上跑同样的速率。铜介质的频率相关损耗比光纤大得多，50Gbps的Nyquist频率是12.5GHz（PAM4符号率是26.5625GBd，Nyquist频率为13.28125GHz），在这个频率上，FR4板材的插入损耗可能达到每英寸1.5dB以上。一条20英寸的背板通道，总损耗轻松超过30dB。NRZ调制下，30dB损耗意味着眼高几乎完全闭合，接收端根本没法恢复数据。PAM4把每个符号分成4个电平，每个符号携带2比特信息，符号率降了一半，但代价是信噪比要求提高了约9.5dB（理论上PAM4比NRZ需要多约9.5dB的SNR才能达到同样的误码率）。这一升一降之间，留给通道设计的余量非常有限。规范里给出的通道损耗预算是这样的：对于100Gbps每通道的CR（铜缆）应用，通道插入损耗在13.28125GHz处不能超过28dB（含封装和连接器）。这个数字不是拍脑袋来的，它基于接收端均衡能力、发送端FFE抽头数、以及目标误码率（BER）反推出来的。我实测过一条26dB损耗的通道，用规范推荐的接收端均衡配置，BER能跑到1E-8左右，但再增加2dB损耗，BER就恶化到1E-5，完全不可用。2.2 PAM4调制对通道线性度的新要求NRZ只有两个电平，通道的非线性失真主要影响上升沿和下降沿的对称性。PAM4有四个电平（-3、-1、+1、+3），三个眼图，每个眼的张开度都不一样。中间眼（-1到+1）的幅度只有外层眼的一半，对通道非线性特别敏感。规范里对发送端线性度的要求体现在RLM（Level Mismatch Ratio）这个参数上。RLM衡量的是实际PAM4电平与理想电平的偏差，要求大于0.95。我见过一个案例，某ASIC的发送端RLM只有0.92，在短通道上没问题，但一上长背板，中间眼的BER就比外层眼差两个数量级。后来查出来是发送端驱动器的上下管不对称导致的，调整偏置后RLM回到0.96，中间眼性能立刻改善。通道本身的非线性也不能忽视。连接器、过孔、AC耦合电容这些不连续结构会引入阻抗突变，对PAM4的中间眼影响更大。规范建议在通道设计时，把回波损耗控制在-10dB以下（13.28GHz处），并且尽量保持阻抗连续性。我在实际项目中总结的经验是：过孔残桩长度超过15mil，回波损耗就会明显恶化，PAM4中间眼的眼高可能下降20%以上。2.3 前向纠错码在铜通道上的特殊配置802.3ck沿用了802.3bs的RS(544,514)前向纠错码，但针对铜通道做了优化。铜通道的误码分布和光纤不同，光纤主要是随机误码，铜通道除了随机误码还有突发误码，来自串扰、反射和电源噪声。规范里允许在FEC之前加一个交织器，把突发误码打散，提高FEC的纠错效率。交织深度是个需要权衡的参数。深度越大，纠错能力越强，但延迟也越大。对于背板应用，延迟要求不苛刻，可以用较深的交织（比如4路或8路）。但对于铜缆应用，特别是那些有严格延迟要求的场景（比如某些存储网络），交织深度就要限制。规范里没有强制规定交织深度，但给出了建议范围：2到8路。我实测过不同交织深度对BER的影响。在一条有周期性串扰的通道上，不加交织时BER是1E-6，加2路交织后降到1E-8，加4路交织后降到1E-10以下。但延迟从不到1ns增加到约3ns。这个代价在大多数数据中心场景下是可以接受的。3. 通道预算怎么算：从TP0到TP5的完整链路拆解3.1 测试点定义与物理边界802.3ck把整个通道分成几个测试点，每个点都有明确的物理位置和参数要求。TP0是发送端芯片的引脚，TP1是发送端封装引脚，TP2是通道入口（通常是连接器或过孔），TP3是通道出口，TP4是接收端封装引脚，TP5是接收端芯片引脚。规范主要约束TP0到TP5之间的通道特性。这里有个容易混淆的地方：TP2和TP3之间的通道包括PCB走线、连接器、线缆（如果是铜缆应用），但不包括发送端和接收端的封装。封装的损耗单独在TP0-TP1和TP4-TP5之间定义。很多人在做通道仿真时把封装损耗算进通道预算里，结果发现余量不够，其实是重复计算了。规范给出的通道损耗预算是针对TP2到TP3的。对于100Gbps CR应用，TP2-TP3的插入损耗在13.28125GHz处不超过28dB。如果加上封装损耗（通常1-2dB每端），整个TP0-TP5的损耗可能达到32dB。接收端的均衡能力必须能补偿这个总损耗。3.2 插入损耗与回波损耗的联合约束插入损耗和回波损耗不是独立的。一个通道如果插入损耗很大，回波损耗通常也不会太好，因为两者都受阻抗不连续性的影响。规范里对这两个参数是联合约束的：在满足插入损耗预算的同时，回波损耗必须低于某个限值。具体来说，对于100Gbps CR，回波损耗在13.28125GHz处要求小于-10dB。这个限值看起来不严，但实际设计中很难同时满足低插损和低回损。我遇到过一条通道，插入损耗只有24dB（远低于28dB预算），但回波损耗在12GHz附近有个尖峰，达到-6dB，导致PAM4中间眼的BER严重恶化。后来发现是连接器焊盘处的阻抗不连续引起的，调整焊盘尺寸后回波损耗降到-12dB，BER立刻改善。规范里还定义了回波损耗的积分要求，叫Integrated Return Loss，是把回波损耗曲线在频域上积分，再换算成等效的噪声贡献。这个参数比单点回波损耗更能反映通道的实际性能。我建议在做通道评估时，除了看单点回波损耗，一定要算一下积分回波损耗。3.3 串扰预算：近端与远端的区别对待串扰是铜通道特有的问题。802.3ck对近端串扰和远端串扰分别定义了预算。近端串扰主要影响发送端，远端串扰影响接收端。对于PAM4信号，串扰的影响比NRZ更复杂，因为串扰噪声会叠加在四个电平上，对中间眼的影响最大。规范里给出的串扰预算是：在13.28125GHz处，近端串扰功率和与插入损耗功率之比（PSNEXT）要小于某个限值，远端串扰功率和与插入损耗功率之比（PSFEXT）也要小于某个限值。具体数值我记不太清了，但大致是PSNEXT小于-30dB，PSFEXT小于-35dB。这些限值是在假设通道插入损耗为28dB的前提下给出的。实际设计中，串扰往往比插入损耗更难控制。背板上的高速信号密度很高，相邻通道之间的间距有限。我做过一个仿真，两条差分线间距从5倍线宽缩小到3倍线宽，远端串扰从-40dB恶化到-32dB，PAM4中间眼的眼高下降约15%。所以规范建议的间距是5倍线宽以上，但在高密度背板上很难做到。这时候就需要用隔离地孔、防护走线或者调整走线层来抑制串扰。4. 发送端与接收端的均衡策略：规范给了什么工具4.1 发送端FFE的抽头配置与约束802.3ck允许发送端使用前馈均衡器来预加重信号，补偿通道的高频损耗。规范里定义了发送端FFE的抽头数量和调整范围。对于100Gbps CR应用，发送端至少要有3个抽头（pre1、main、post1），可选支持更多抽头。抽头系数的配置直接影响发送端眼图。预加重太强会导致高频过冲，太弱则补偿不足。规范里给出了发送端眼图的模板，要求实际眼图必须落在模板内部。这个模板考虑了PAM4的四个电平和三个眼图，对每个眼图的张开度都有要求。我在调试发送端FFE时总结了一个经验：先用通道的S参数仿真，找到最优的抽头系数组合，再在实际芯片上微调。仿真和实测通常有偏差，因为封装和连接器的模型不够准确。微调时重点看中间眼的BER，因为中间眼对均衡误差最敏感。我一般会把中间眼的BER调到比外层眼低半个数量级，这样整体BER最稳定。4.2 接收端CTLE与DFE的协同工作接收端的均衡通常由连续时间线性均衡器和判决反馈均衡器组成。CTLE负责补偿通道的低频损耗，DFE负责消除码间干扰。802.3ck对接收端的均衡能力没有做强制规定，但给出了参考架构和性能要求。CTLE的峰值增益和带宽需要根据通道特性来调。对于损耗大的通道，CTLE的峰值增益要高一些，但带宽不能太窄，否则会放大高频噪声。DFE的抽头数量也很关键，抽头越多，能消除的码间干扰越长，但功耗和面积也越大。规范建议DFE至少要有5个抽头，对于28dB损耗的通道，可能需要10个以上抽头。我实测过一个案例：一条26dB损耗的通道，用5抽头DFE时BER是1E-6，用10抽头DFE时BER降到1E-9。但10抽头DFE的功耗比5抽头高了约30%。所以抽头数量要根据实际通道损耗来选，不是越多越好。规范里没有规定必须用多少抽头，但给出了一个参考表，根据通道损耗推荐DFE抽头数。4.3 自适应均衡的训练序列与收敛速度802.3ck定义了链路训练的过程，发送端和接收端通过交换训练序列来调整均衡参数。训练序列是一串特定的PAM4符号，接收端根据接收到的序列来估计通道特性，然后计算最优的均衡系数。训练序列的长度和收敛速度是个权衡。序列越长，估计越准确，但训练时间也越长。规范里定义的训练序列长度大约是几万个符号，收敛时间在毫秒级。对于大多数应用，这个时间是可以接受的。但在某些需要快速链路建立的场景（比如热插拔），毫秒级的训练时间可能太长。我遇到过一个问题：训练序列在强串扰环境下收敛困难，接收端估计的通道特性有偏差，导致均衡系数不最优。后来在训练序列里增加了抗串扰的编码，收敛成功率从70%提高到95%以上。这个改进后来被写进了规范的一个附录里。5. Compliance测试板设计与实测校准的坑5.1 测试夹具的阻抗控制与去嵌入Compliance测试板是用来验证通道是否满足规范要求的。测试板上要有标准的连接器、走线和测试点，还要有校准结构。802.3ck对测试板的阻抗控制要求很严，差分阻抗要控制在100欧姆±10%以内，而且在整个通道长度上要保持一致。测试板设计中最容易出问题的是去嵌入。去嵌入是把测试夹具的影响从测量结果中剔除，得到被测通道的真实特性。如果去嵌入不准，测量结果会有很大偏差。规范里推荐用TRL校准方法，需要设计专门的校准结构（直通、反射、线）。这些结构的阻抗和被测通道要匹配，否则去嵌入会引入误差。我见过一个案例：测试板的校准线阻抗比被测通道高了8欧姆，去嵌入后通道插入损耗在13GHz处偏低了约1.5dB。后来重新设计校准线，把阻抗差控制在2欧姆以内，去嵌入误差降到0.3dB以下。所以测试板设计时，校准结构和被测通道的阻抗一致性比绝对阻抗值更重要。5.2 测试点连接器的选择与焊接工艺测试点上的连接器对测量结果影响很大。802.3ck推荐用SMA或2.92mm连接器，这些连接器的带宽要足够高（至少40GHz），否则会限制测量范围。连接器的焊接也很关键，焊点要饱满，接地要良好，否则会引入额外的电感和电容。我实测过不同焊接工艺对回波损耗的影响。手工焊接的连接器，回波损耗在15GHz处可能只有-8dB，而用回流焊焊接的连接器，回波损耗能到-15dB以下。差别主要来自焊点的均匀性和接地质量。所以如果条件允许，尽量用回流焊，手工焊接只作为应急方案。还有一个容易忽略的点：连接器的拧紧力矩。SMA连接器拧得太松，接触电阻大，回波损耗差；拧得太紧，可能损坏连接器或测试板。规范建议的力矩是0.9牛米左右，我一般用扭矩扳手来保证一致性。5.3 实测中的噪声基底与动态范围Compliance测试对测量仪器的动态范围要求很高。通道插入损耗可能达到28dB，而接收端的灵敏度可能低到-10dBm，这意味着测量仪器要能分辨60dB以上的动态范围。如果仪器的噪声基底不够低，测量结果会被噪声淹没。我用过一台矢量网络分析仪，噪声基底在-100dBm左右，测28dB损耗的通道时，信号电平在-80dBm左右，信噪比只有20dB，测量结果波动很大。后来换了一台噪声基底-120dBm的仪器，信噪比提高到40dB，测量结果稳定多了。所以做Compliance测试时，仪器的噪声基底至少要低于最小信号电平20dB以上。另外，测试环境的电磁干扰也要控制。我在一个开放实验室里测过，周围有无线AP和手机信号，测量结果在2.4GHz和5GHz附近有明显的尖峰。后来搬到屏蔽室里测，尖峰消失了。所以如果测量结果有异常尖峰，先检查环境干扰。6. 从规范到落地：我在实际项目中总结的几条经验6.1 通道仿真与实测的偏差来源通道仿真和实测之间总有偏差，偏差来源主要有几个：一是PCB材料的介电常数和损耗角正切在仿真中用的是典型值，实际板材有批次差异，可能差5%到10%；二是过孔和连接器的模型不够准确，特别是高频段的寄生参数；三是制造公差，线宽、线间距、层间对准都有偏差。我一般会在仿真时留10%到15%的余量，比如通道损耗仿真结果是25dB，我会按28dB来设计，留3dB余量给制造偏差。实测时如果发现损耗比仿真高2dB以内，是可以接受的；如果高3dB以上，就要查原因了。常见原因是板材损耗角正切偏高，或者过孔残桩比设计值长。6.2 板材选型对通道性能的实际影响板材选型直接决定通道损耗。普通FR4在13GHz处的损耗角正切约0.02，而低损耗板材（如Megtron 6或类似等级）可以到0.005以下。损耗角正切每降低0.005，通道插入损耗在13GHz处大约降低1.5dB每英寸。一条20英寸的通道，用低损耗板材比普通FR4少约30dB损耗，差别巨大。但低损耗板材价格贵很多，而且加工难度大。我一般根据通道长度来选：通道长度小于10英寸，普通FR4可能就够了；10到20英寸，需要用中损耗板材；超过20英寸，必须用低损耗板材。规范里没有规定必须用什么板材，但给出了不同损耗等级板材的参考损耗曲线。6.3 连接器与线缆的匹配问题铜缆应用中，连接器和线缆的匹配很关键。连接器的阻抗如果和线缆不匹配，会在连接点产生反射，影响回波损耗。802.3ck对连接器的阻抗要求是100欧姆±5%，比测试板的±10%更严。我遇到过一个问题：某连接器的阻抗是95欧姆，线缆是100欧姆，连接点的回波损耗在13GHz处只有-8dB，导致PAM4中间眼BER恶化。后来换了阻抗100欧姆的连接器，回波损耗降到-15dB以下，BER改善了两个数量级。所以选连接器时，一定要看阻抗参数，不能只看机械尺寸和价格。6.4 散热与功耗对长期稳定性的影响高速SerDes的功耗不小，100Gbps每通道的功耗可能在1到2瓦。如果散热不好，芯片温度升高，发送端幅度和接收端灵敏度都会下降。规范里对工作温度范围有要求，通常是0到70摄氏度。但实际机箱内温度可能更高，特别是高密度部署时。我在一个高密度交换机项目里测过，环境温度25度时，芯片结温达到85度，BER比常温下恶化了约一个数量级。后来增加了散热片和风扇，结温降到65度，BER恢复到常温水平。所以做系统设计时，散热一定要留余量，不能只按常温数据来评估。7. 写在梳理之后：这份规范最值得反复看的地方把802.3ck从头到尾梳理一遍之后，我觉得最值得反复看的是附录里的通道参数表和Compliance测试流程图。参数表里列出了不同应用场景（背板、铜缆、不同速率）的通道预算，做设计时可以直接查。测试流程图给出了从校准到测量的完整步骤，照着做基本不会漏项。另外，规范里有很多“注”和“脚注”，这些往往比正文更有信息量。比如关于回波损耗积分方法的注，解释了为什么单点回波损耗不够，以及怎么计算积分回波损耗。这些细节在正文里一笔带过，但在实际设计中很关键。我个人的习惯是把规范里的关键参数做成一个Excel表格，每次做新项目时直接套用，再根据实际情况调整。这样比每次翻规范快得多，也不容易漏掉重要参数。如果你也在做400G铜通道设计，建议也建一个自己的参数表，把规范里的数值、自己的实测数据、项目经验都记进去，时间长了就是一笔宝贵的财富。