简介：PCBA制造中，测试策略的合理选择直接决定产品良率与交付效率。ICT（在线测试仪）作为静态测试手段，通过探针接触与Guarding隔离技术，在不通电状态下精准定位开路、短路、错件、漏件等缺陷，与AOI视觉检测形成优势互补。本文从测试技术的基本概念切入，系统梳理ICT与AOI、ATE、AXI、FT的适用边界，深入讲解电阻、电容、电感及半导体器件的量测原理与档位选择，并针对产线常见误判原因给出系统自检与Debug排查流程，帮助SMT工程师建立高效、可靠的测试策略与故障定位方法。1. 先把 ICT 的定义说死：探针加隔离加静态测试，一份能当操作手册用的内部资料产线上有一种很反直觉的现象：AOI 把焊点照得清清楚楚，却放走了一根锡丝搭出来的短路；FCT 一通电，短路点直接烧掉一片驱动 IC。真正把问题按死在板子出厂之前的，往往是一台不起眼的 ICT——In Circuit Tester。这份资料讲的就是它的完整底细：探针接触 PCB 测试点，用 Guarding 做元件隔离，在不通电的状态下把开路、短路、错件、漏件、焊桥一个个揪出来，并定位到具体某个元件、某个网络。它不是泛泛的科普，而是从测试原理讲到板卡自检、再到 DEBUG 实操的整册笔记，适合三类人：刚转行进 SMT 产线的新人、要独立调程式的 ICT 工程师，以及被误判率折磨的工艺人员。我拆完这份资料最大的感受是——ICT 的边界和它的能力一样重要，知道什么它测不了，比知道它能测什么更值钱。2. 测试策略选型：ICT 与 AOI、ATE、AXI、FT 各管一段，别指望一台机器全包2.1 AOI 的视觉盲区：为什么它放走的短路要靠 ICT 来收AOI 的技术路线是图像比对：摄像头分区域扫描 PCB，把焊点图像和数据库里的合格参数做比较。它的优点是测试程式开发极快、灵活性高，还能把工序质量数据收集回来给工艺控制做分析。但它的短板恰好集中在电性能上：第一，它检测不了电路错误，网络之间有没有不该有的连接它看不出来；第二，不可见焊点它无能为力，BGA 底下的球它照不到；第三，它依赖光学聚焦和元件库，PCB 一翘曲聚焦变化就误报，放宽条件又漏检；第四，元件供应商一换，外形变了，元件库参数不更新就大面积误判。ICT 的逻辑完全不一样：只要每个电气节点都留了置针位，它就能直接测电气性能，不需要看元件长什么样。两种设备不是替代关系，是互补关系——AOI 管视觉、ICT 管电性，产线上一般是前后串联部署。2.2 ATE、AXI、FT：各自锁定的测试对象完全不同先说 ATE。ATE 的测试对象是 IC 芯片本身，测的是芯片的电气性能和逻辑功能；ICT 的对象是 PCBA 上的元件和网络，两者目标不在一个层级。AXI 是 X 光检测，对工艺缺陷覆盖率很高，通常能到 97% 以上，而工艺缺陷一般占总缺陷的 80% 到 90%，还能检查不可见焊点——但它同样测不了电路的电气性能。FT 功能测试走的是另一条路：给整板通电，按设计要求激励输入、检测输出，验证系统能不能实现设计目标。最简单的 FT 就是把板子装回设备里加电，设备正常工作就算合格。FT 的投资小、方法直接，但它不能自动诊断故障，而且它是动态测试，一旦板上有短路，一通电就容易把元件烧坏。ICT 是静态测试，不通电，反而安全。2.3 组合策略：两种以上技术叠加才是产线的常规打法从实际应用看，采用两种或以上技术相结合的测试策略是趋势。Clamping Diode 和 IC Scan 结合不需要额外测试配件，IC Scan 是免费追加的功能，不受 IC 封装和高度影响，特别适合主机板、声卡、显示卡这类数字板；TestJet 则专门对付 SMD IC 空焊、虚焊。这里有个关键认知：TestJet 只能确认元件是否存在，不能确认元件是否正确、方向和数值是否对，所以它必须和别的测试方式搭配。我的建议是：以 ICT 为主干，AOI 守视觉，TestJet 补 SMD 空焊，FT 做最终功能验证——这才是一条逻辑完整的防线。测试方式测试对象能测什么测不了什么ICTPCBA 元件与网络开路、短路、电阻电容电感、二极管三极管、IC 管脚焊接时钟速度下的系统性能、视觉缺陷AOIPCB 焊点与外观焊点缺陷、缺件、极性、工序质量反馈电路错误、不可见焊点ATEIC 芯片芯片电气性能、逻辑功能板级互连问题AXIPCBA 焊点内部工艺缺陷，覆盖率 97% 以上，可查不可见焊点电气性能FT整板功能系统级功能是否达标无法自动诊断故障元件位置3. 无源元件量测原理：从欧姆表到 Guarding，MODE 与量程怎么配3.1 Open/Short 测试：20Ω 学习标准和 10Ω/80Ω 判断线ICT 上电后的第一件事永远是 Open/Short 测试。做法是拿一片样板置于治具上做 Pin 对 Pin 学习，学习标准默认是 20Ω。测试时再逐个网络比较：R 小于 10Ω 判为 Short，R 大于 80Ω 判为 Open。这三个数——10Ω、20Ω、80Ω——是系统默认设置，全部可以改，但一般没人动它。这里要注意的是 OPS Delay，我习惯在 DEBUG 阶段把它设到 120 以上，尤其是治具探针多、排线长的时候，Delay 太短会把稳定的慢信号误判成 Open。Open/Short 学习是整个测试程式的基石，这一步没学好，后面所有元件测试的参考网络都是错的，误判会像雪崩一样滚出来。3.2 电阻测试的四种 MODE：定电流、定电压、相位法、25V 大电阻电阻测试的原理本质是欧姆定律 V=IR，但 ICT 里一个电阻的旁边永远并联着其他元件，所以必须按阻值和并联情况选 MODE。第一类是直流定电流源，MODE 为 D1、D2，量出 AB 端电压 Vx 后由 Rx=Vx/Is 算阻值，定电流范围 0.1uA 到 50mA，系统会根据 R 的大小自动调整测试电流——大电阻用小电流，小电阻用大电流，避免小电流测大电阻信号太弱、大电流测小电阻把元件烧了。第二类是直流定电压源，MODE 为 V5、CV，给定 Vs 为 0.05V 或 0.1V，量出电流 Ix 后由 Rx=Vs/Ix 算阻值。第三类是相位法，MODE 为 P1 到 P5，用交流电压辅助，Rx=1/|Y'|Cosθ，专门对付电阻旁边串了电感的情况。第四类是 XR 档，内部是 25V 电压源，用来测 1M 以上的大电阻，低压档位测大电阻时信号会被并联支路淹没。选 MODE 不是越高级越好。我一般的习惯是：几十欧到几百欧优先 D1/D2 定电流，毫欧级小电阻必须配合四线量测，兆欧级以上直接上 XR，电阻旁边有明显电感分量时切 P 系列相位法。整页调试时用 ALT+F9，单步用 F9，如果测值稳定但和标准值有固定比例偏差，先按 F5 对调 AB 点试试——探针顺序接反在电阻测试里非常常见。3.3 电容和电感测试：档位选择和频率的反直觉关系电容测试的公式是 Cx=Ix/2πfVs，交流定电压模式下信号源给定 Vs 和频率 f，量出电流即可算出容值。和电阻一样，MODE 按容值范围切：470pF 以下的小电容用 A4、A5 并加 OFFSET，470pF 到 3uF 用 A3、A2、A1，3uF 到 300uF 区间交直流信号都能测，300uF 以上大电容要切 DC Mode，用直流定电流法 C=ΔT/ΔV×I，靠充电斜率推算容量。电感测试则用 Lx=Vs/2πfIx，同样在 A1 到 A5 之间选档。这里有个反直觉的点：频率越高，容抗 Zc=1/2πfC 越小，所以测小电容时把频率提上去，可以让电容本身的阻抗压下来，从而减小并联电阻对测量结果的影响；测电感时反过来，频率越高感抗 Zx=2πfL 越大，对并联电容的影响越小。所以 C/R 和 R/L 这类混合模式，P1 到 P5 的档位本质就是在换频率，千万别默认全部用同一个频率去测。3.4 Guarding 的原理推导：一句话让并联支路电流归零Guarding 是 ICT 区别于万用表的核心能力。假设我们要测 Rx，但它旁边并联了 R1 和 R2，万用表量的时候流过 Rx 的电流 Ix 不等于激励源给出的总电流 Is，因为有一部分被 R1、R2 分走了，所以 Vx/Is ≠ Rx。ICT 的解法是把 A 点电位 Va 送到 G 点，让 Vg=Va，这样 R1 两端电位相等，Ir1=(Va-Vg)/R1=0，并联支路电流被强制归零，Is=Ix，Rx=Vx/Is 就准了。Guarding 不是玄学，它就是在万用表基础上多引了一条电位跟随线。实际操作里，F10 是自动 Guarding 快捷键，ALT+H 查看串联元件、ALT+J 查看并联元件，调试时先看这两个列表，搞清楚被测件旁边到底挂了什么，再决定 Guard 哪个点。四线量测是另一个消除误差的手段：电流走一组探针，电压表用另一组独立探针，电压探针没有电流流过，所以探针和排线的杂散电阻不会叠加进 Rx。被测元件MODE 选择测量公式适用场景电阻D1/D2Rx=Vx/Is常规阻值，定电流 0.1uA-50mA 自动调节电阻V5/CVRx=Vs/Is低电压激励，避免损伤敏感元件电阻P1-P5Rx=1/Y'电阻XRRx=Vs/Is1M 以上大电阻，25V 高压源电容A1-A5Cx=Ix/2πfVs470pF 到 300uF，按容值分档电容DCC=ΔT/ΔV×I300uF 以上大电容电感A1-A5Lx=Vs/2πfIx常规电感量测4. 半导体器件与 IC 测试：二极管、三极管、场效应管和三种抓 IC 空焊的手段4.1 二极管、稳压管、三极管的判断标准和 ACT 修正二极管测试的基本逻辑是正向导通、反向截止。硅管正向压降 0.6V 到 0.7V，锗管 0.25V 到 0.4V，肖特基 0.4V 到 0.5V，发光二极管 1.5V 到 2.5V。测试时电压源一般取 2.2V，顺向偏压时量到 0.7V 左右算正常，反向量到 2.2V 说明截止。稳压管比较特殊，它的工作区在反向击穿点，齐纳电压可以做到 3V 到 250V，额定功率从 1/4W 到 50W。调试 Zener 时 ACT 值要大于崩溃电压加 30% 到 50%，如果测不出崩溃电压就加档、加 Dly，10V 到 48V 的 Zener 可以用 HV 高压档。三极管本质上是两个背靠背的二极管，基极与发射极、基极与集电极各有结压降，NPN 和 PNP 的偏置极性相反。测试 ce 极饱合导通时，NPN 的偏置电压给 0.6V 到 1V，PNP 给 2.5V 到 1.8V，反向截止要求 0.5V 以上，达不到就调整 ACT 值。可控硅和场效应管在 ICT 上测的是控制特性：可控硅靠最小控制极电流触发导通，维持导通需要电流大于保持电流 Ih；场效应管则通过改变栅源负偏压 Vgs 控制耗尽层宽度，沟道被夹断时 Id 降到零。D 类元件调试时有个容易忽略的选项：D/C 模式要加 LV 电压和 Dly，D/D 模式除了正向导通测试还必须做电流测试，只测电压不测电流，会放过一批软击穿的管子。4.2 IC Clamping Diode：每支脚对 VCC/GND 的保护二极管是免费探针IC 测试最常用的手段就是 Clamping Diode。原理是 IC 制造厂在封装内部给每支脚对 VCC 或 GND 都做了保护二极管，ICT 就利用这支二极管来验证焊接。具体做法是以 IC 的每一支脚对该 IC 的 VCC PIN、或对 GND PIN、或对相邻两支脚做低压功能测试。制作程式时用软件里的 IC Pin Edit 功能，把每一支脚对应的探针号键入，并指定哪一支 PIN 是 VCC、哪一支是 GND，测试程式就可以自动学习生成。它能辅助测出 IC 空焊和反向，是覆盖率最高、成本最低的 IC 测试手段，绝大多数 ICT 系统都有这个功能。局限也很明显：如果个别 IC 对 GND 和 VCC 没有保护二极管，这支脚就是测试盲点，这时候要靠下面两种方式补。4.3 IC Scan 与 TestJet：对付 Bus 脚和 SMD 空焊的两把补刀IC Scan 是针对 IC 测试死角的方案。它侦测 SMD IC 脚断路的方式很巧妙——每一支脚的测试都借助另外三支脚完成，所以即使是汇流排 Bus 上的脚也能侦测。学习过程分三步：第一步，A 点加 -0.9V、B 点加 0V，量电流得 I1=I3+I4；第二步，A 点保持 -0.9V、B 点降到 -1.2V，量电流得 I2；第三步，计算 I=I1-I2，I 大于 0 判 Good，I 小于等于 0 判 Bad。这里有几个硬性前提：B 点必须是独立脚，送电压量电流，数字 IC 可测，但如果两颗 IC 的截止电压不同就无法测试。TestJet 是另一个路线：治具上模装一块和 IC 外壳形状面积一致的感测板，压贴在待测 IC 上，测试点送一个 200mV、10kHz 的信号到 IC 接脚，信号经过 IC frame 与感测板之间的电容耦合到感测板，再经放大器进 64 Channel 的 Signal conditioning card 做选择和放大，最后到 TestJet Board 量信号强度。脚一开路就收不到耦合信号。TestJet 不仅能测 SMD IC 空焊，还能侦测 Insertion type 和 SMD type 插座的接脚断路。但要记住它的边界：只能确认元件存在，不能确认元件方向、数值是否正确。IC 测试方式信号方式能测什么主要局限Clamping Diode低压二极管测试IC 空焊、反向IC 无保护二极管时失效IC Scan三脚法送电压量电流Bus 脚断路、并联情况B 点必须独立脚，截止电压不同的两颗 IC 不可测TestJet200mV/10kHz 电容耦合SMD IC 空焊、插座脚断路不能确认元件方向、数值5. 常见误判与排查：用 TESTSELF.STD 定位板卡故障，再走一遍完整 DEBUG 流程5.1 系统自检：四块板卡和故障现象的对应关系ICT 自己也会坏，而且坏起来全是玄学——测值飘、全板 Fail、某个档位不准。这时候别急着怀疑产品，先跑系统自检。自检程式名为 TESTSELF.STD，里面内置了类比电阻、电容和电感。判读逻辑很清晰：如果自检发现电阻测试不通过，或者 1V、4V、8V、24V 电压不过，那就是 DC Board 损坏；如果只是单一电阻有问题，则是 DC Board 上某个档位不良。电容或电感自检不良，对应 AC Board 损坏；某一颗电容、电感不良，就是 AC Board 相应档位坏了。SYS Board 损坏的表现最吓人——所有元件测试全部不良，因为输入输出信号的控制和转换全在它上面。Relay Board 自检时荧光屏会显示 MPX OK，否则会显示相应开关板的 Relay 坏掉，格式是 Open 或 Short 加具体位置，比如 Short on A74(B2, P10)，第 N 个 Relay、第 N 片开关板，按记录通知设备厂商处理就行。整套自检的价值在于：把故障从整机缩小到板卡，再缩小到档位，不用一上来就拆机瞎换。5.2 DEBUG 的先后顺序：十个步骤一个都不能跳新编写的程式在实际 SCAN 时，因为信号选择、元件线路或回路影响、测试针号有误，个别 Step 会不良，量测值超出 ±%。DEBUG 就是把这些 Step 逐个修好。顺序是死的，我按资料里的流程复述一遍，每步都有它的理由：治具固定：关闭光电保护开关，将治具固定在压床上，气缸行程要调整到探针被下压制 2/3，上下双面测试架构固定上模时，要切换主画面到零件编辑画面，之后再打开光电保护开关。探针压下 2/3 是经验值，压太浅接触电阻大，压到底探针寿命急剧缩短。排线连接：将 Relay Board 与治具连接，排线与治具牛角必须一一对应，错一根线后面全盘皆输。读程式：把磁片中的测试程式拷到 C:\data 目录下，进入测试系统调出相应程式，程式包括 .dat、.pin、.nal 三个文件，缺一不可。Open/Short 学习：拿一片良品板置于治具上做 Learning，OPS Delay 设为 120 以上。排序：进入 EDIT COMPONENTS，按实际值排序——跳线、电阻、电容、电感、二极体、三极管、IC。这个顺序测试时既稳定又快，因为无源元件先建立网络基准，半导体器件后测才不会被并联网络干扰。程式扫描：在 COMPONENTS 下按 Ctrl+F9 执行扫描。元件 Debug：逐个修正不良 Step。学习 IC：Clamping Diode 用 ALT+I，IC_SCAN 用 ALT+W，TestJet 用 ALT+X。存盘：F3 存储程式。这十步里跳步的代价是惨痛的。我见过有人为了省时间跳过 Open/Short 学习直接扫元件，结果所有 Step 全 Fail，因为测试点网络基准根本没建立起来。排序这步尤其容易被新人忽略，但元件测试顺序直接决定 Guarding 的可用性——先测掉的元件会成为后测元件的 Guard 参考。5.3 产线上最常见的九类误判原因误判是 ICT 工程师最大的敌人，先看盲点：① 特殊 IC，个别 IC 对 GND、VCC 没有保护二极管；② 单点测试，比如排插、插座、个别只有单个测试点的元件；③ 10 个以上的电容并联，电容精细度需要专门调整；④ 并联了 15 倍以上小电阻的大电阻，信号被小电阻短路；⑤ D 与 L 并联、或者和 10Ω 以下小电阻并联时，二极管不可测；⑥ 跳线并联；⑦ 压敏电阻和滤波器；⑧ IC 内部功能测试本来就是 ICT 的盲区。这些是原理层面的盲点，知道了就不会浪费时间去调。物理层面的误判原因更常见。压床行程不足、探针压入量程不足 2/3；PCB 定位柱松动导致探针偏离焊盘；测试点上有助焊剂、松香、label，或者过穿孔绿油没开、吃锡不良；PCB 制程不良没洗板导致松香过多；探针针头钝化、老化、阻抗过高；元件厂商变更导致小电容和 IC 的 TestJet 值偏移；程式没有 Debug 良好；ICT 自身故障。这一串里最阴的是松香残留——板子看起来光洁，探针一压上去就是接触电阻大，误判成开路。排查手法：find pin 功能确认针号，用蓝胶布或透明胶压住测试点观察探针痕迹，确认针是否扎在焊盘正中央。6. 修正手法与维护习惯：先软件后硬件，一个排障顺序沿用至今6.1 软体修正的 11 步与硬体排查的 3 个检查点If 碰到元件测试不良，修正有个固定顺序，我称之为「先软后硬，先简后繁」。软体侧按资料顺序：① 确认上线治具与待测板版本是否有改动，有改动要对照差异表；② 确认样板是否正确，开关、VR 是否在正常位置；③ 查板上的针点号是否正确；④ 观察去除 Guarding 之后的变化——这个动作能区分是被并联元件干扰还是元件本身问题；⑤ 改变测试模式；⑥ 改变正负档位或 AB 点位置；⑦ 加 Guarding；⑧ 放电；⑨ 延长时间；⑩ 改变 MODE；⑪ 修正标准值或改变误差值。硬体侧三个检查点：先 find pin 确认探针分配，再用蓝胶布或透明胶看测试点是否准确，最后查开关板是否良好。如果软体 11 步全走完还 Fail，基本可以断定是硬体问题。6.2 Guarding 的使用习惯和好坏判断Guarding 不是越多越好。资料里明确给了一条底线：一般 Guard 点不超过 3 个，最好 1 到 2 个，无用的 Guard 点必须去除。可 Guarding 的元件是电阻和电容，大电容 Guarding 无效——它本身阻抗太低，Guard 了也改变不了并联分流的局面。电阻 Guarding 一般对地 70% 有效，电容 Guarding 一般对 VCC 70% 有效，找 Guard 点时优先找串联小电阻（大于 20Ω）和串联大电容。注意一个容易忽略的细节：Guarding 元件时，串联的跳线或电感可视为同点，不用担心它们造成电位差。大电容并联测试偏大有个验证公式：ACTUAL × 70% > STANDARD × 下限值，满足这个条件就算合格，不要死抠标称精度。瓷电容的误差代码也要熟记：F 是 ±1%，J 是 ±5%，K 是 ±10%，M 是 ±20%，R 是 -20%+100%，S 是 0%+20%，Z 是 -20%+80%——看到测试值偏大先算误差范围，再决定动不动标准值。6.3 一个沿用至今的排障习惯拆完这份资料，我在新程式上线时强制自己走一遍固定动作：治具行程先压 2/3，OPS 学习 Delay 拉到 120，排序必须按跳线-电阻-电容-电感-二极体-三极管-IC 来，Debug 时先用 F10 自动 Guarding 观察变化，再决定手动加 Guard。有一次新程式上来十几个电容全 Fail，我第一反应是改误差，但脑子里过了一遍顺序，先去查了治具行程——气缸气压不足，探针只压进去三分之一，接触电阻全线偏高。复位重压之后，同一批板子全部 Pass。从那以后我每次 Debug 都强制先走一遍治具行程和排线检查，再碰参数。ICT 这个行业，九成误判不是测不出来，是排障顺序错了。希望这份资料的经验和我的拆解，能帮你少走几次弯路。本文还有配套的精品资源，点击获取
简介：PCBA制造中，测试策略的合理选择直接决定产品良率与交付效率。ICT（在线测试仪）作为静态测试手段，通过探针接触与Guarding隔离技术，在不通电状态下精准定位开路、短路、错件、漏件等缺陷，与AOI视觉检测形成优势互补。本文从测试技术的基本概念切入，系统梳理ICT与AOI、ATE、AXI、FT的适用边界，深入讲解电阻、电容、电感及半导体器件的量测原理与档位选择，并针对产线常见误判原因给出系统自检与Debug排查流程，帮助SMT工程师建立高效、可靠的测试策略与故障定位方法。1. 先把 ICT 的定义说死：探针加隔离加静态测试，一份能当操作手册用的内部资料产线上有一种很反直觉的现象：AOI 把焊点照得清清楚楚，却放走了一根锡丝搭出来的短路；FCT 一通电，短路点直接烧掉一片驱动 IC。真正把问题按死在板子出厂之前的，往往是一台不起眼的 ICT——In Circuit Tester。这份资料讲的就是它的完整底细：探针接触 PCB 测试点，用 Guarding 做元件隔离，在不通电的状态下把开路、短路、错件、漏件、焊桥一个个揪出来，并定位到具体某个元件、某个网络。它不是泛泛的科普，而是从测试原理讲到板卡自检、再到 DEBUG 实操的整册笔记，适合三类人：刚转行进 SMT 产线的新人、要独立调程式的 ICT 工程师，以及被误判率折磨的工艺人员。我拆完这份资料最大的感受是——ICT 的边界和它的能力一样重要，知道什么它测不了，比知道它能测什么更值钱。2. 测试策略选型：ICT 与 AOI、ATE、AXI、FT 各管一段，别指望一台机器全包2.1 AOI 的视觉盲区：为什么它放走的短路要靠 ICT 来收AOI 的技术路线是图像比对：摄像头分区域扫描 PCB，把焊点图像和数据库里的合格参数做比较。它的优点是测试程式开发极快、灵活性高，还能把工序质量数据收集回来给工艺控制做分析。但它的短板恰好集中在电性能上：第一，它检测不了电路错误，网络之间有没有不该有的连接它看不出来；第二，不可见焊点它无能为力，BGA 底下的球它照不到；第三，它依赖光学聚焦和元件库，PCB 一翘曲聚焦变化就误报，放宽条件又漏检；第四，元件供应商一换，外形变了，元件库参数不更新就大面积误判。ICT 的逻辑完全不一样：只要每个电气节点都留了置针位，它就能直接测电气性能，不需要看元件长什么样。两种设备不是替代关系，是互补关系——AOI 管视觉、ICT 管电性，产线上一般是前后串联部署。2.2 ATE、AXI、FT：各自锁定的测试对象完全不同先说 ATE。ATE 的测试对象是 IC 芯片本身，测的是芯片的电气性能和逻辑功能；ICT 的对象是 PCBA 上的元件和网络，两者目标不在一个层级。AXI 是 X 光检测，对工艺缺陷覆盖率很高，通常能到 97% 以上，而工艺缺陷一般占总缺陷的 80% 到 90%，还能检查不可见焊点——但它同样测不了电路的电气性能。FT 功能测试走的是另一条路：给整板通电，按设计要求激励输入、检测输出，验证系统能不能实现设计目标。最简单的 FT 就是把板子装回设备里加电，设备正常工作就算合格。FT 的投资小、方法直接，但它不能自动诊断故障，而且它是动态测试，一旦板上有短路，一通电就容易把元件烧坏。ICT 是静态测试，不通电，反而安全。2.3 组合策略：两种以上技术叠加才是产线的常规打法从实际应用看，采用两种或以上技术相结合的测试策略是趋势。Clamping Diode 和 IC Scan 结合不需要额外测试配件，IC Scan 是免费追加的功能，不受 IC 封装和高度影响，特别适合主机板、声卡、显示卡这类数字板；TestJet 则专门对付 SMD IC 空焊、虚焊。这里有个关键认知：TestJet 只能确认元件是否存在，不能确认元件是否正确、方向和数值是否对，所以它必须和别的测试方式搭配。我的建议是：以 ICT 为主干，AOI 守视觉，TestJet 补 SMD 空焊，FT 做最终功能验证——这才是一条逻辑完整的防线。测试方式测试对象能测什么测不了什么ICTPCBA 元件与网络开路、短路、电阻电容电感、二极管三极管、IC 管脚焊接时钟速度下的系统性能、视觉缺陷AOIPCB 焊点与外观焊点缺陷、缺件、极性、工序质量反馈电路错误、不可见焊点ATEIC 芯片芯片电气性能、逻辑功能板级互连问题AXIPCBA 焊点内部工艺缺陷，覆盖率 97% 以上，可查不可见焊点电气性能FT整板功能系统级功能是否达标无法自动诊断故障元件位置3. 无源元件量测原理：从欧姆表到 Guarding，MODE 与量程怎么配3.1 Open/Short 测试：20Ω 学习标准和 10Ω/80Ω 判断线ICT 上电后的第一件事永远是 Open/Short 测试。做法是拿一片样板置于治具上做 Pin 对 Pin 学习，学习标准默认是 20Ω。测试时再逐个网络比较：R 小于 10Ω 判为 Short，R 大于 80Ω 判为 Open。这三个数——10Ω、20Ω、80Ω——是系统默认设置，全部可以改，但一般没人动它。这里要注意的是 OPS Delay，我习惯在 DEBUG 阶段把它设到 120 以上，尤其是治具探针多、排线长的时候，Delay 太短会把稳定的慢信号误判成 Open。Open/Short 学习是整个测试程式的基石，这一步没学好，后面所有元件测试的参考网络都是错的，误判会像雪崩一样滚出来。3.2 电阻测试的四种 MODE：定电流、定电压、相位法、25V 大电阻电阻测试的原理本质是欧姆定律 V=IR，但 ICT 里一个电阻的旁边永远并联着其他元件，所以必须按阻值和并联情况选 MODE。第一类是直流定电流源，MODE 为 D1、D2，量出 AB 端电压 Vx 后由 Rx=Vx/Is 算阻值，定电流范围 0.1uA 到 50mA，系统会根据 R 的大小自动调整测试电流——大电阻用小电流，小电阻用大电流，避免小电流测大电阻信号太弱、大电流测小电阻把元件烧了。第二类是直流定电压源，MODE 为 V5、CV，给定 Vs 为 0.05V 或 0.1V，量出电流 Ix 后由 Rx=Vs/Ix 算阻值。第三类是相位法，MODE 为 P1 到 P5，用交流电压辅助，Rx=1/|Y'|Cosθ，专门对付电阻旁边串了电感的情况。第四类是 XR 档，内部是 25V 电压源，用来测 1M 以上的大电阻，低压档位测大电阻时信号会被并联支路淹没。选 MODE 不是越高级越好。我一般的习惯是：几十欧到几百欧优先 D1/D2 定电流，毫欧级小电阻必须配合四线量测，兆欧级以上直接上 XR，电阻旁边有明显电感分量时切 P 系列相位法。整页调试时用 ALT+F9，单步用 F9，如果测值稳定但和标准值有固定比例偏差，先按 F5 对调 AB 点试试——探针顺序接反在电阻测试里非常常见。3.3 电容和电感测试：档位选择和频率的反直觉关系电容测试的公式是 Cx=Ix/2πfVs，交流定电压模式下信号源给定 Vs 和频率 f，量出电流即可算出容值。和电阻一样，MODE 按容值范围切：470pF 以下的小电容用 A4、A5 并加 OFFSET，470pF 到 3uF 用 A3、A2、A1，3uF 到 300uF 区间交直流信号都能测，300uF 以上大电容要切 DC Mode，用直流定电流法 C=ΔT/ΔV×I，靠充电斜率推算容量。电感测试则用 Lx=Vs/2πfIx，同样在 A1 到 A5 之间选档。这里有个反直觉的点：频率越高，容抗 Zc=1/2πfC 越小，所以测小电容时把频率提上去，可以让电容本身的阻抗压下来，从而减小并联电阻对测量结果的影响；测电感时反过来，频率越高感抗 Zx=2πfL 越大，对并联电容的影响越小。所以 C/R 和 R/L 这类混合模式，P1 到 P5 的档位本质就是在换频率，千万别默认全部用同一个频率去测。3.4 Guarding 的原理推导：一句话让并联支路电流归零Guarding 是 ICT 区别于万用表的核心能力。假设我们要测 Rx，但它旁边并联了 R1 和 R2，万用表量的时候流过 Rx 的电流 Ix 不等于激励源给出的总电流 Is，因为有一部分被 R1、R2 分走了，所以 Vx/Is ≠ Rx。ICT 的解法是把 A 点电位 Va 送到 G 点，让 Vg=Va，这样 R1 两端电位相等，Ir1=(Va-Vg)/R1=0，并联支路电流被强制归零，Is=Ix，Rx=Vx/Is 就准了。Guarding 不是玄学，它就是在万用表基础上多引了一条电位跟随线。实际操作里，F10 是自动 Guarding 快捷键，ALT+H 查看串联元件、ALT+J 查看并联元件，调试时先看这两个列表，搞清楚被测件旁边到底挂了什么，再决定 Guard 哪个点。四线量测是另一个消除误差的手段：电流走一组探针，电压表用另一组独立探针，电压探针没有电流流过，所以探针和排线的杂散电阻不会叠加进 Rx。被测元件MODE 选择测量公式适用场景电阻D1/D2Rx=Vx/Is常规阻值，定电流 0.1uA-50mA 自动调节电阻V5/CVRx=Vs/Is低电压激励，避免损伤敏感元件电阻P1-P5Rx=1/Y'电阻XRRx=Vs/Is1M 以上大电阻，25V 高压源电容A1-A5Cx=Ix/2πfVs470pF 到 300uF，按容值分档电容DCC=ΔT/ΔV×I300uF 以上大电容电感A1-A5Lx=Vs/2πfIx常规电感量测4. 半导体器件与 IC 测试：二极管、三极管、场效应管和三种抓 IC 空焊的手段4.1 二极管、稳压管、三极管的判断标准和 ACT 修正二极管测试的基本逻辑是正向导通、反向截止。硅管正向压降 0.6V 到 0.7V，锗管 0.25V 到 0.4V，肖特基 0.4V 到 0.5V，发光二极管 1.5V 到 2.5V。测试时电压源一般取 2.2V，顺向偏压时量到 0.7V 左右算正常，反向量到 2.2V 说明截止。稳压管比较特殊，它的工作区在反向击穿点，齐纳电压可以做到 3V 到 250V，额定功率从 1/4W 到 50W。调试 Zener 时 ACT 值要大于崩溃电压加 30% 到 50%，如果测不出崩溃电压就加档、加 Dly，10V 到 48V 的 Zener 可以用 HV 高压档。三极管本质上是两个背靠背的二极管，基极与发射极、基极与集电极各有结压降，NPN 和 PNP 的偏置极性相反。测试 ce 极饱合导通时，NPN 的偏置电压给 0.6V 到 1V，PNP 给 2.5V 到 1.8V，反向截止要求 0.5V 以上，达不到就调整 ACT 值。可控硅和场效应管在 ICT 上测的是控制特性：可控硅靠最小控制极电流触发导通，维持导通需要电流大于保持电流 Ih；场效应管则通过改变栅源负偏压 Vgs 控制耗尽层宽度，沟道被夹断时 Id 降到零。D 类元件调试时有个容易忽略的选项：D/C 模式要加 LV 电压和 Dly，D/D 模式除了正向导通测试还必须做电流测试，只测电压不测电流，会放过一批软击穿的管子。4.2 IC Clamping Diode：每支脚对 VCC/GND 的保护二极管是免费探针IC 测试最常用的手段就是 Clamping Diode。原理是 IC 制造厂在封装内部给每支脚对 VCC 或 GND 都做了保护二极管，ICT 就利用这支二极管来验证焊接。具体做法是以 IC 的每一支脚对该 IC 的 VCC PIN、或对 GND PIN、或对相邻两支脚做低压功能测试。制作程式时用软件里的 IC Pin Edit 功能，把每一支脚对应的探针号键入，并指定哪一支 PIN 是 VCC、哪一支是 GND，测试程式就可以自动学习生成。它能辅助测出 IC 空焊和反向，是覆盖率最高、成本最低的 IC 测试手段，绝大多数 ICT 系统都有这个功能。局限也很明显：如果个别 IC 对 GND 和 VCC 没有保护二极管，这支脚就是测试盲点，这时候要靠下面两种方式补。4.3 IC Scan 与 TestJet：对付 Bus 脚和 SMD 空焊的两把补刀IC Scan 是针对 IC 测试死角的方案。它侦测 SMD IC 脚断路的方式很巧妙——每一支脚的测试都借助另外三支脚完成，所以即使是汇流排 Bus 上的脚也能侦测。学习过程分三步：第一步，A 点加 -0.9V、B 点加 0V，量电流得 I1=I3+I4；第二步，A 点保持 -0.9V、B 点降到 -1.2V，量电流得 I2；第三步，计算 I=I1-I2，I 大于 0 判 Good，I 小于等于 0 判 Bad。这里有几个硬性前提：B 点必须是独立脚，送电压量电流，数字 IC 可测，但如果两颗 IC 的截止电压不同就无法测试。TestJet 是另一个路线：治具上模装一块和 IC 外壳形状面积一致的感测板，压贴在待测 IC 上，测试点送一个 200mV、10kHz 的信号到 IC 接脚，信号经过 IC frame 与感测板之间的电容耦合到感测板，再经放大器进 64 Channel 的 Signal conditioning card 做选择和放大，最后到 TestJet Board 量信号强度。脚一开路就收不到耦合信号。TestJet 不仅能测 SMD IC 空焊，还能侦测 Insertion type 和 SMD type 插座的接脚断路。但要记住它的边界：只能确认元件存在，不能确认元件方向、数值是否正确。IC 测试方式信号方式能测什么主要局限Clamping Diode低压二极管测试IC 空焊、反向IC 无保护二极管时失效IC Scan三脚法送电压量电流Bus 脚断路、并联情况B 点必须独立脚，截止电压不同的两颗 IC 不可测TestJet200mV/10kHz 电容耦合SMD IC 空焊、插座脚断路不能确认元件方向、数值5. 常见误判与排查：用 TESTSELF.STD 定位板卡故障，再走一遍完整 DEBUG 流程5.1 系统自检：四块板卡和故障现象的对应关系ICT 自己也会坏，而且坏起来全是玄学——测值飘、全板 Fail、某个档位不准。这时候别急着怀疑产品，先跑系统自检。自检程式名为 TESTSELF.STD，里面内置了类比电阻、电容和电感。判读逻辑很清晰：如果自检发现电阻测试不通过，或者 1V、4V、8V、24V 电压不过，那就是 DC Board 损坏；如果只是单一电阻有问题，则是 DC Board 上某个档位不良。电容或电感自检不良，对应 AC Board 损坏；某一颗电容、电感不良，就是 AC Board 相应档位坏了。SYS Board 损坏的表现最吓人——所有元件测试全部不良，因为输入输出信号的控制和转换全在它上面。Relay Board 自检时荧光屏会显示 MPX OK，否则会显示相应开关板的 Relay 坏掉，格式是 Open 或 Short 加具体位置，比如 Short on A74(B2, P10)，第 N 个 Relay、第 N 片开关板，按记录通知设备厂商处理就行。整套自检的价值在于：把故障从整机缩小到板卡，再缩小到档位，不用一上来就拆机瞎换。5.2 DEBUG 的先后顺序：十个步骤一个都不能跳新编写的程式在实际 SCAN 时，因为信号选择、元件线路或回路影响、测试针号有误，个别 Step 会不良，量测值超出 ±%。DEBUG 就是把这些 Step 逐个修好。顺序是死的，我按资料里的流程复述一遍，每步都有它的理由：治具固定：关闭光电保护开关，将治具固定在压床上，气缸行程要调整到探针被下压制 2/3，上下双面测试架构固定上模时，要切换主画面到零件编辑画面，之后再打开光电保护开关。探针压下 2/3 是经验值，压太浅接触电阻大，压到底探针寿命急剧缩短。排线连接：将 Relay Board 与治具连接，排线与治具牛角必须一一对应，错一根线后面全盘皆输。读程式：把磁片中的测试程式拷到 C:\data 目录下，进入测试系统调出相应程式，程式包括 .dat、.pin、.nal 三个文件，缺一不可。Open/Short 学习：拿一片良品板置于治具上做 Learning，OPS Delay 设为 120 以上。排序：进入 EDIT COMPONENTS，按实际值排序——跳线、电阻、电容、电感、二极体、三极管、IC。这个顺序测试时既稳定又快，因为无源元件先建立网络基准，半导体器件后测才不会被并联网络干扰。程式扫描：在 COMPONENTS 下按 Ctrl+F9 执行扫描。元件 Debug：逐个修正不良 Step。学习 IC：Clamping Diode 用 ALT+I，IC_SCAN 用 ALT+W，TestJet 用 ALT+X。存盘：F3 存储程式。这十步里跳步的代价是惨痛的。我见过有人为了省时间跳过 Open/Short 学习直接扫元件，结果所有 Step 全 Fail，因为测试点网络基准根本没建立起来。排序这步尤其容易被新人忽略，但元件测试顺序直接决定 Guarding 的可用性——先测掉的元件会成为后测元件的 Guard 参考。5.3 产线上最常见的九类误判原因误判是 ICT 工程师最大的敌人，先看盲点：① 特殊 IC，个别 IC 对 GND、VCC 没有保护二极管；② 单点测试，比如排插、插座、个别只有单个测试点的元件；③ 10 个以上的电容并联，电容精细度需要专门调整；④ 并联了 15 倍以上小电阻的大电阻，信号被小电阻短路；⑤ D 与 L 并联、或者和 10Ω 以下小电阻并联时，二极管不可测；⑥ 跳线并联；⑦ 压敏电阻和滤波器；⑧ IC 内部功能测试本来就是 ICT 的盲区。这些是原理层面的盲点，知道了就不会浪费时间去调。物理层面的误判原因更常见。压床行程不足、探针压入量程不足 2/3；PCB 定位柱松动导致探针偏离焊盘；测试点上有助焊剂、松香、label，或者过穿孔绿油没开、吃锡不良；PCB 制程不良没洗板导致松香过多；探针针头钝化、老化、阻抗过高；元件厂商变更导致小电容和 IC 的 TestJet 值偏移；程式没有 Debug 良好；ICT 自身故障。这一串里最阴的是松香残留——板子看起来光洁，探针一压上去就是接触电阻大，误判成开路。排查手法：find pin 功能确认针号，用蓝胶布或透明胶压住测试点观察探针痕迹，确认针是否扎在焊盘正中央。6. 修正手法与维护习惯：先软件后硬件，一个排障顺序沿用至今6.1 软体修正的 11 步与硬体排查的 3 个检查点If 碰到元件测试不良，修正有个固定顺序，我称之为「先软后硬，先简后繁」。软体侧按资料顺序：① 确认上线治具与待测板版本是否有改动，有改动要对照差异表；② 确认样板是否正确，开关、VR 是否在正常位置；③ 查板上的针点号是否正确；④ 观察去除 Guarding 之后的变化——这个动作能区分是被并联元件干扰还是元件本身问题；⑤ 改变测试模式；⑥ 改变正负档位或 AB 点位置；⑦ 加 Guarding；⑧ 放电；⑨ 延长时间；⑩ 改变 MODE；⑪ 修正标准值或改变误差值。硬体侧三个检查点：先 find pin 确认探针分配，再用蓝胶布或透明胶看测试点是否准确，最后查开关板是否良好。如果软体 11 步全走完还 Fail，基本可以断定是硬体问题。6.2 Guarding 的使用习惯和好坏判断Guarding 不是越多越好。资料里明确给了一条底线：一般 Guard 点不超过 3 个，最好 1 到 2 个，无用的 Guard 点必须去除。可 Guarding 的元件是电阻和电容，大电容 Guarding 无效——它本身阻抗太低，Guard 了也改变不了并联分流的局面。电阻 Guarding 一般对地 70% 有效，电容 Guarding 一般对 VCC 70% 有效，找 Guard 点时优先找串联小电阻（大于 20Ω）和串联大电容。注意一个容易忽略的细节：Guarding 元件时，串联的跳线或电感可视为同点，不用担心它们造成电位差。大电容并联测试偏大有个验证公式：ACTUAL × 70% > STANDARD × 下限值，满足这个条件就算合格，不要死抠标称精度。瓷电容的误差代码也要熟记：F 是 ±1%，J 是 ±5%，K 是 ±10%，M 是 ±20%，R 是 -20%+100%，S 是 0%+20%，Z 是 -20%+80%——看到测试值偏大先算误差范围，再决定动不动标准值。6.3 一个沿用至今的排障习惯拆完这份资料，我在新程式上线时强制自己走一遍固定动作：治具行程先压 2/3，OPS 学习 Delay 拉到 120，排序必须按跳线-电阻-电容-电感-二极体-三极管-IC 来，Debug 时先用 F10 自动 Guarding 观察变化，再决定手动加 Guard。有一次新程式上来十几个电容全 Fail，我第一反应是改误差，但脑子里过了一遍顺序，先去查了治具行程——气缸气压不足，探针只压进去三分之一，接触电阻全线偏高。复位重压之后，同一批板子全部 Pass。从那以后我每次 Debug 都强制先走一遍治具行程和排线检查，再碰参数。ICT 这个行业，九成误判不是测不出来，是排障顺序错了。希望这份资料的经验和我的拆解，能帮你少走几次弯路。本文还有配套的精品资源，点击获取