单相交流电子负载的核心：DQ锁相环与SOGI在STM32上的实现

简介：面向2022年电赛A题“单相交流电子负载”的STM32F407VET6单相DQ锁相环工程，针对PWM整流与逆变器场景下的电网同步难题，提供从三相DQ锁相原理迁移到单相的完整实现思路，适用于电赛备赛学生与电力电子方向开发者参考。压缩包共191个文件，除核心的C源码与头文件外，还包含编译生成的.o目标文件、Keil工程配置（.uvprojx）、STM32CubeMX的.ioc初始化配置、hex烧写文件以及.map/.sct等链接辅助文件，整体约9.1MB，结构完整方便直接编译调试。工程在20kHz中断回调中实时采样交流电压实现DQ锁相，锁相输出频率默认限制在45～55Hz，可按需调整；ADC采用定时器触发，也可改为软件触发以适配不同采样方式，核心代码集中在main.c，便于阅读和移植到其他系列单片机。目前已有8155人学习下载，可帮助快速掌握单相锁相环的工程实现，为电赛A题提供可靠基础。

1. 单相交流电子负载：为什么“负载”能把电送回电网

2022年电赛A题做的是单相交流电子负载，很多第一次碰这个题的人会被名字带偏：电子负载是“负载”，为什么要研究回馈电网？实际上，单相交流电子负载的核心就是一台单相PWM整流器——被测交流源经电感接到H桥上，能量被“吃”进直流母线后，再由后级并网逆变器送回电网。整机名义上是负载，稳态时大部分能量绕着系统转了一圈又原路返回，被测电源只感受到了“等效电阻”的存在。

这台机器能不能成立的第一个门槛，就是单相DQ锁相环。交流侧要精确控制电流与电网电压同相（或反相），必须实时知道电网相位；而单相系统只有一个电压信号，没有三相那样天然的Clark变换可以直接得到两相正交坐标。怎么在单相上凭空造出一个“d轴和q轴”，是整机控制的地基。本文从拓扑、数学模型到STM32F407VET6上的源码实现，把这条链路逐层拆开。

2. 单相PWM整流器：四象限运行的拓扑与数学模型

2.1 主拓扑：一个H桥、一个电感、一个母线电容各自在干什么

先看最简化的前级拓扑：被测交流电源u_s，串一个电感L，接由四只MOS管组成的H桥，H桥直流侧是母线电容C和后级变换器。这里电感不是滤波器那么简单——它的两端电压决定了电流的变化率，也就是决定了功率往哪个方向流。交流电源u_s是“电网”，H桥输出端电压u_ab是“可控电压源”，L两端电压就是两者之差，电流完全由这个差值积分出来。

当u_ab的基波与u_s同频、幅值略低于u_s且相位合适时，电流从交流电源流向H桥，能量进入直流母线，这是整流模式；反过来，让u_ab的基波超前一个合适角度、幅值略高，电流就会反向流动，能量从直流侧倒灌回交流侧，这是逆变模式。电感电流的方向和幅值本质上由u_ab这个桥臂电压矢量的幅值与相位决定，所以单相PWM整流器的全部控制任务就是：算出想要的电流，再反推一个合适的u_ab去生成它。

母线电容承担的是功率缓冲。单相系统的瞬时功率是2倍工频脉动的，电容必须把这种脉动“压住”，让直流母线电压不至于剧烈波动，同时也是后级回馈逆变器的电压源。电容越小，电压纹波越大；电容越大，电压环可以调得更慢，但启动冲击电流也会更大。实际电赛题里母线电容一般取几百到上千微法，既要压住二次纹波，又不能大到把电压环拖死。

2.2 交流侧数学模型：从KVL到d-q旋转方程

忽略电感电阻，交流侧KVL方程只有一条：

u_s = L·di/dt + u_ab

这条式子在静止坐标系里只有一个维度，而H桥输出u_ab是一个带开关频率纹波的PWM波形，不容易直接看出有功和无功怎么分解。工程上惯用的做法是把它搬到同步旋转坐标系：定义一个以电网角频率ω旋转的d-q坐标系，令d轴与电网电压矢量重合，把原来的正弦量变成直流量。

设电流矢量的d-q分量为i_d、i_q，电网电压的d-q分量为u_sd、u_sq，桥臂电压分量为u_abd、u_abq。把静止坐标系的求导换成旋转坐标系后，方程变成：

L·di_d/dt - ωL·i_q = u_sd - u_abd L·di_q/dt + ωL·i_d = u_sq - u_abq

多出来的ωL项就是旋转坐标系带来的交叉耦合项。d轴电流正比于有功，q轴电流正比于无功。d轴对齐电网电压时u_sq=0，这时候只要控制q轴电流为零，功率因数就是1；控制q轴电流不为零，就可以发出或吸收无功——这也是四象限运行的数学解释。后面第4章的内环解耦，就是要把这两个方程里的ωL交叉项抵消掉。

2.3 单极性SPWM：调制波怎么变成四路PWM

控制算法最终输出的是一个正弦调制波，要变成MOS管的开关信号，单相H桥通常用单极性SPWM。单极性调制的特点是：工频正半周让一对对角桥臂高频斩波，另一只管一直导通；负半周换到另一对管子高频工作。输出电压在0和正母线电压、0和负母线电压之间切换，纹波比双极性小一倍。

STM32F407VET6上用CUBEMX配置TIM1为主定时器，输出四路PWM或两路互补PWM，关键是把计数器设成中心对齐模式。中心对齐模式下计数先从0升到ARR再降回0，PWM脉冲对称分布在周期中点，开关纹波在计数器的“谷底”和“顶点”自然对称，这就给ADC采样留出了最佳窗口——在第5章避坑里会详细说这个采样时刻的对齐问题。死区时间也要在CUBEMX里配好，否则上下管直通，一上电就是一场事故。

3. 单相DQ锁相环：只有一相，哪来的d轴和q轴

3.1 单相锁相的难点：不是缺算法，是缺一个“虚拟相位”

三相系统做DQ变换很自然：三相电压经Clark变换直接得到α-β两相静止坐标，再经Park变换得到d轴和q轴。单相系统只有一根火线和一个中线，采样只能得到一个电压值u_s，连α-β坐标都凑不齐。如果强行做Park变换，输入只有一个标量，算出来的d、q会随θ剧烈波动，根本没法用作反馈。

常见思路是“自己造一个β轴”：构造一个与输入同频、同幅值、相位滞后90°的虚拟信号。构造方法有T/4延时、希尔伯特变换、二阶广义积分器（SOGI）。T/4延时法最直观，把当前采样值延时1/4个工频周期，跟当前值刚好构成正交对，但延时长度是固定的，电网频率一旦偏离50Hz，虚拟正交通道就失准。SOGI是一阶谐振滤波器，中心频率可以跟随电网频率实时调整，是单相DQ锁相环里用得最普遍的做法，也是这套源码里选择的方案。

3.2 SOGI如何构造虚拟正交信号

SOGI的传递函数长这样，输入是电网电压u，输出是两个分量：

H_alpha(s) = k·ω·s / (s² + k·ω·s + ω²) H_beta(s) = k·ω² / (s² + k·ω·s + ω²)

把s = jω代入，H_alpha的幅值是1、相移是0，H_beta的幅值是1、相移是-90°。也就是说在基波频率点上，alpha输出等于输入本身，beta输出恰好是滞后90°的等幅虚拟信号；而偏离基波的谐波会被衰减。k值决定滤波器的带宽：k越大，对谐波的衰减越弱但响应越快；k越小，谐波抑制越好但动态变慢。工程上一般取k=√2附近，这也是这套源码的默认值。

离散化用状态方程最直观。令状态变量x1、x2，采样周期为T_s，前向欧拉离散后：

x1_next = x1 + T_s·x2 x2_next = x2 + T_s·(-ω²·x1 - k·ω·x2 + k·ω·u) y_alpha = x2 y_beta = ω·x1

前向欧拉在20kHz采样下精度足够，而且代码极短，适合在赛题阶段快速验证；量产级实现可以考虑双线性变换，这里保持可读性优先。

3.3 q轴归零环路：锁相环的PI与频率自适应

有了alpha和beta，Park变换就可以正常做了。设锁相环估计出的电网角度为θ：

u_d = cosθ·u_alpha + sinθ·u_beta u_q = -sinθ·u_alpha + cosθ·u_beta

当θ正好等于电网真实相位时，电网电压矢量完全落在d轴上，u_q=0。所以“锁相”就变成了一个简单的调节任务：用PI控制器把u_q压到0。PI输出叠加在基准角频率2π·50上，再积分得到θ，形成闭环。锁相环进入稳态后，θ就是电网电压的实时相位，ω就是电网角频率。

关键细节是把ω实时回传给SOGI，让滤波器的中心频率跟着电网频率走。这样电网从49.5Hz漂到50.2Hz时，SOGI的正交精度不会劣化。这个“频率自适应”是SOGI方案相对T/4延时法的本质优势，也是单相锁相环能不能稳定工作的分水岭。

3.4 STM32上的实现：一段完整的锁相环C代码

// sogi_pll.c 片段，20kHz控制周期，Ts=0.00005 typedef struct { float x1, x2; // SOGI状态变量 float omega; // 自适应中心频率(rad/s) float theta; // 锁相输出角度 float integr; // 锁相PI积分器 float kp, ki; // 锁相PI参数 } SogiPll; void SogiPll_Step(SogiPll *sp, float vin, float *alpha, float *beta) { float k = 1.414f; // SOGI阻尼系数，带宽折中 // 状态方程离散化，见3.2节推导 float x1_next = sp->x1 + T_S * sp->x2; float x2_next = sp->x2 + T_S * (-sp->omega * sp->omega * sp->x1 - k * sp->omega * sp->x2 + k * sp->omega * vin); sp->x1 = x1_next; sp->x2 = x2_next; *alpha = sp->x2; // 带通输出，与输入同相 *beta = sp->omega * sp->x1; // 低通输出，滞后90度 // 锁相计算前做幅值归一化，输入电压波动不干扰相位环路 float ampl = sqrtf((*alpha)*(*alpha) + (*beta)*(*beta)); if (ampl < 1e-3f) ampl = 1e-3f; float ua = *alpha / ampl; float ub = *beta / ampl; // Park变换，q轴误差作为PI输入 float err = -sinf(sp->theta) * ua + cosf(sp->theta) * ub; sp->integr += sp->ki * err * T_S; sp->omega = 2.0f * PI_F * 50.0f + sp->kp * err + sp->integr; sp->theta += sp->omega * T_S; if (sp->theta > 2.0f * PI_F) sp->theta -= 2.0f * PI_F; }

这段代码把SOGI和锁相环写在一个函数里，每次控制中断调用一次。theta输出给后续Park变换和反Park变换使用，omega同时作为SOGI的中心频率和电流环解耦项里的角频率。PI参数按kp=2·ζ·ωn、ki=ωn²初调，ζ取0.707，锁相环带宽先压到20Hz左右，再根据实际阶跃响应微调。归一化这一步容易被新手漏掉：不做归一化，交流电压从100V换到230V时，u_q误差的增益跟着变了，锁相环的带宽就被电压幅值“绑架”，波形一变就锁不稳。

4. DQ域双闭环控制：为什么旋转坐标系下PI能消除静差

4.1 电压外环：母线电压稳不住，一切白搭

前级PWM整流器的直流侧要稳定在一个目标电压上，才能给后级回馈逆变器提供可靠母线。电压外环的作用就是：采样母线电压v_dc，与目标值v_ref比较，PI输出作为d轴电流指令i_d_ref。电压高了就减小输入电流，电压低了就增大输入电流，这本质上是在控制有功功率的平衡。

需要特别留意单相系统的二次纹波问题。单相瞬时功率是2倍工频脉动，所以母线电压天然带有100Hz纹波。电压环带宽如果超过100Hz，这个纹波就会被PI放大成电流指令的畸变，导致输入电流波形变差。常见做法是把电压环带宽压到10~30Hz，让100Hz纹波被PI的积分特性天然衰减掉。代码上可以用一个分频计数，电压环每20个控制周期（即1kHz）执行一次，既省算力又自然限制了带宽。

4.2 电流内环：dq轴的PI与前馈解耦

电流内环的目标是让电感电流的实际值跟踪指令值。单相电流只有一个采样值i_l，同样需要构造正交分量才能在dq域做PI——把i_l当作alpha轴分量，再用一个相同的SOGI结构生成beta轴分量，然后做Park变换得到i_d和i_q。

为什么非要在dq域做PI？因为在同步旋转坐标系里，基波电流变成了直流量，PI控制器对直流量的阶跃响应是无静差的。如果在静止坐标系里直接用PI跟踪正弦电流，系统会有稳态幅值误差和相位滞后——这也是很多教材里“正弦跟踪必须用PR控制器或旋转坐标PI”的由来。dq域PI本质上利用坐标变换把正弦跟踪问题转换成了直流调节问题，是这套控制的核心思路。

电流环PI的输出还不能直接当调制波，要把2.2节推导出的耦合项补偿掉：

u_abd = u_sd - PI_d + ωL·i_q u_abq = u_sq - PI_q - ωL·i_d

式子里PI_d、PI_q分别是电流环d、q轴PI输出，u_sd、u_sq是电网电压前馈，ωL·i_q与ωL·i_d是交叉解耦项。前馈的加入让电网电压波动不再通过扰动路径进入电流环，解耦项让d、q两个轴可以独立调节。q轴电流指令设为0，就是单位功率因数运行。

4.3 中断里的完整控制流：从ADC到PWM的代码

// 20kHz控制中断：TIM1更新事件触发ADC注入组，转换完成后进入 void Control_ISR(void) { // 采样值换算：基准偏置与标度系数在启动时标定 float v_ac = (adc_buf[0] - off_ac) * k_ac; // 电网电压 float i_l = (adc_buf[1] - off_cur) * k_cur; // 电感电流 float v_dc = (adc_buf[2] - off_dc) * k_dc; // 母线电压 float u_alpha, u_beta; SogiPll_Step(&pll, v_ac, &u_alpha, &u_beta); // 电压SOGI+锁相环 // 电压外环：每20次执行一次，约1kHz if (++cnt_dec >= 20) { cnt_dec = 0; float err_v = v_ref - v_dc; vpi.integr += vpi.ki * err_v * T_CTRL_1K; i_d_ref = clip(vpi.kp * err_v + vpi.integr, -I_MAX, I_MAX); } // 电流构造正交分量，转到dq float i_alpha, i_beta; Sogi_Step(&i_sogi, i_l, &i_alpha, &i_beta); // 电流SOGI float sin_t = sinf(pll.theta), cos_t = cosf(pll.theta); float i_d = cos_t * i_alpha + sin_t * i_beta; float i_q = -sin_t * i_alpha + cos_t * i_beta; // 电流内环PI float err_d = i_d_ref - i_d; float err_q = 0.0f - i_q; idpi.integr += idpi.ki * err_d * T_S; iqpi.integr += iqpi.ki * err_q * T_S; float vd_pi = idpi.kp * err_d + idpi.integr; float vq_pi = iqpi.kp * err_q + iqpi.integr; // 电网电压前馈与解耦 float u_sd = cos_t * u_alpha + sin_t * u_beta; float u_sq = -sin_t * u_alpha + cos_t * u_beta; float vd = u_sd - vd_pi + pll.omega * INDUCTANCE * i_q; float vq = u_sq - vq_pi - pll.omega * INDUCTANCE * i_d; // 反Park后只需alpha轴分量，单相H桥只能输出一维电压 float v_alpha = cos_t * vd - sin_t * vq; v_alpha = clip(v_alpha, -0.95f, 0.95f); // 中心对齐PWM：CCR=占空比映射值 TIM1->CCR1 = (uint16_t)((v_alpha + 1.0f) * 0.5f * (TIM1->ARR + 1)); }

这段代码是完整的单周期控制流。有个容易走偏的点：反Park出来的是d-q平面的两个分量，但单相H桥只能输出一个标量PWM，所以只有v_alpha用于调制，v_beta只是坐标变换的中间产物——这是单相系统与三相系统的一个根本差异，理解这个，后面调电流环才不会对着示波器发懵。采样、SOGI、PLL、双闭环和PWM更新全部在一个20kHz中断里完成，TIM1的更新事件触发ADC注入组，保证采样点与PWM周期严格对齐。

5. 调机避坑：单相DQ锁相环和整流的四个典型翻车现场

5.1 角度来回跳：直接用atan2提取角度的坑

现象：不接电流环，只开锁相环，把theta用DAC输出到示波器，发现在电网电压过零点附近theta快速抖动，叠加在匀速上升的锯齿波上。接上电流环后，电流波形毛刺明显，甚至出现低频振荡。

原因：很多人一开始图省事，直接用atan2(beta, alpha)算相位。atan2在过零点前后对噪声极其敏感，SOGI输出只要有一点毛刺，角度就会来回跳；而且atan2是一次性映射，没有任何滤波和惯性，相当于把一个带噪声的角度直接扔给了后面的Park变换。

解决：换成q轴归零的闭环锁相环结构——Park变换后让PI去调节u_q，角度经过积分器平滑输出。哪怕u_q有一点点噪声，PI+积分器的低通特性也会把它过滤掉。这个改动的本质是把“直接测相位”变成“闭环跟踪相位”，不要省这一步。

5.2 SOGI振荡：k值不是越大越好

现象：锁相环在输入电压阶跃时输出频率振荡，或者接上谐波较大的电网电压时，theta出现周期性脉动，电流环也跟着抖动。

原因：SOGI的k值直接决定带宽。k太大，滤波器对谐波的衰减不够，锁相环会把5次谐波的扰动当成频率误差；k太小，SOGI动态响应太慢，输入电压突变后alpha和beta长时间不准确，锁相环在这段时间里等于在锁一个“假相位”。另一个隐蔽原因是离散化方式：前向欧拉在采样率不够高时，高频极点会跑出单位圆，系统就振荡了。

解决：先确认k取在1.2到1.6之间，然后用MATLAB或Scilab把离散化后的极点画出来。前向欧拉离散下20kHz采样率通常够用，但如果主频被其他任务挤占导致实际控制周期变大，极点会往外跑，这时换成双线性变换更稳。判断方法是：把k调大，看锁相环是否有高频振荡的趋势，如果一调大就振，说明离散化余量不足。

5.3 电流采样噪声大：采样时刻没和PWM对齐

现象：电流波形看着对，但展开后开关频率毛刺明显，电流环PI输出抖，电感有啸叫，整机效率测出来偏低。

原因：ADC采样用了定时器查询触发，或者干脆在主循环里随机采。单极性PWM的开关纹波直接叠加在电感电流上，采样点落在纹波的波峰或波谷时，采到的瞬时值偏离平均值很大，电流环看到的是一个带巨大开关噪声的反馈信号。

解决：在CUBEMX里把TIM1配成中心对齐模式，用更新事件（或触发输出）启动ADC注入组，让采样点落在计数器归零的时刻。这个时刻正好是PWM周期的对称中心，电感电流纹波处于平均值附近。采样窗口也要短，注入组转换要快，尽量避开死区时间引入的开关噪声。做了这一步，电流环的PI参数可以明显调得更紧。

5.4 过零电流尖峰：单极性调制桥臂切换的代价

现象：稳态工况下电流波形在过零附近出现尖峰，MOS管温升比其他角度区域高，偶尔还触发保护。

原因：单极性SPWM在电流过零时要做桥臂切换——上半周A组管子高频工作，下半周换到B组。过零附近电流本来就小，死区时间造成的影响相对更大，切换瞬间等效占空比跳变，电流就被“顶”出一个尖峰。这个是单极性调制的结构性问题，不是参数没调好。

解决：调试初期先用双极性SPWM把功能跑通，双极性不需要过零换向，电流尖峰会小很多，代价是纹波大、电感损耗高；功能稳定后再切回单极性，并追加过零软换向：在电流过零附近一个小窗口内不强切，让调制波平滑过渡。这个“先跑通再优化”的顺序，能省下不少排查时间。另外死区补偿在过零区间的效果最敏感，如果尖峰还明显，就查一下死区补偿是否在极性切换时算错了方向。

6. 设计取舍：正交构造、锁相环带宽与PI参数怎么选

6.1 SOGI与T/4延时法的取舍

T/4延时法只开一个环形缓冲区，几乎零算力，是STM32入门时最好写的第一版。但它有两个硬伤：频率偏离50Hz越多，正交通道越不“正交”；延时期间输入突变时，虚拟beta相位滞后一拍才跟上，动态过程中锁相环会经历一段误差。SOGI的算力开销大约多几十条浮点指令，在F407的168MHz主频下毫无压力，换来的是中心频率自适应和谐波衰减。这里有一个可以量化的对比：电网频率偏移±0.5Hz时，T/4延时法的正交误差换算成相位误差大约±1.8度，SOGI则通过频率自适应把这个误差压到接近零。赛题阶段时间紧，我的习惯是两种都写一遍——延时版用来验证电流环逻辑，SOGI版再替换上去做最终参数整定。

6.2 带宽分配：锁相环、电流环、电压环怎么分层

三环带宽要按数量级错开：锁相环20Hz左右，电压环10~30Hz，电流环2~3kHz以下。锁相环带宽过高，电网谐波会直接污染角度和电流环前馈；电流环带宽受采样率和一拍延迟限制，20kHz采样时通常压到2kHz以下；电压环必须低于100Hz，否则母线二次纹波进入电流指令。PI参数初调用极点配置法，先去调电流环，再挂电压环，最后收紧锁相环，这个顺序不能乱。当时我就是先把锁相环带宽调得太高，锁得贼快，结果电流环被电网背景谐波带偏，整机啸叫。从那以后我每次调PLL都强制走一遍：先确认采样对齐，再压到20Hz以下跑阶跃，然后逐步放开。希望帮到你。

本文还有配套的精品资源，点击获取