第一次用嘉立创EDA画原理图，大概率会遇到这么个情况：明明把所有引脚都用线连好了，感觉电路已经完整，结果转到PCB一看，满屏飞线，有些本该连接的引脚却显示没连上。别急着怀疑软件，你多半是没搞明白原理图里真正决定连接关系的东西——网络（Net）。在EDA的世界里，亲手拉的导线更多是“视觉辅助”，真正让两个引脚在电气上相通、在PCB里被铜箔连成一体的，是它们共同的网络名。这篇文章就围绕“网络”这一个核心概念，把嘉立创EDA里从原理图绘制、网络标签与电源符号的使用，到PCB布线、DRC检查，再到网络类规则设置和常见坑位排查的完整逻辑给你捋一遍。不管是刚开始画板的学生，还是从其他工具转过来的工程师，后面这些经验都直接用得上。1. 网络是什么：原理图里那根“看不见的导线”1.1 连线不是重点，同名才是关键画原理图的时候，最常见的动作是拉一根Wire把两个引脚连起来。在纸上画电路，这根线就是实打实的导线；但在EDA软件里，这根线更多是一种辅助阅读的视觉元素。软件真正记录的是：这两个引脚通过了一根线，于是它们属于同一个网络。更准确地说，一旦两个引脚上都放了同样的网络标签，软件就认为它们电气相连，哪怕它们在图纸上隔了三页、中间没有一根线连着。这个逻辑一开始不太好接受，想通之后却特别有用。举个例子，芯片的一堆去耦电容，从原理图上看，每个电容一端接VCC另一端接地，又要就近放在芯片电源引脚旁边。如果每根连接都靠拉线，原理图会乱成一团；改成在网络标签层面统一命名+VCC和GND之后，原理图整洁了，PCB里的连接关系也一清二楚。我教新人时最喜欢用这个比喻：网络像一个共享群，只要名字对得上，全群的人都默认认识对方。1.2 网络命名是工程习惯，不是随便起的网络名的第一个作用是区分，第二个作用是传达信息。同一个工程里，如果你默认使用“NetLabel_1”“NetLabel_2”这种自动生成的网络名，原理图阶段还能忍，到了PCB阶段你根本分不清哪个网络是电源、哪个是信号，布线和DRC排错会非常痛苦。我的习惯是给网络名定一套简单规则：电源网络统一用+VCC、+5V、+3V3这种带电压信息的名字；地用GND、AGND、DGND区分不同地域；信号线用功能名，比如SPI_SCK、UART_TX、LED_CTRL。这样在PCB里按下高亮，扫一眼网络名就知道这块铜该归哪个系统管。嘉立创EDA支持直接双击网络标签或引脚上的网络名进行修改，改完之后所有同名网络都会跟着变，利用这个机制做统一命名，能省掉大量重复劳动。1.3 什么时候拉线，什么时候放标签大部分简单电路，比如两个器件之间只有一根信号线，直接拉线最直观，不需要额外放标签。但遇到下面几种情况，我建议果断用网络标签：连接距离远、拉过去会穿过元件区域；电源和地这种要接到非常多引脚的网络；需要跨多张原理图的总线信号；希望原理图排版清爽、不想出现交叉线。判断标准很简单：画完这张图，别人能不能一眼看清信号的来龙去脉。如果能，拉线没问题；如果一眼看过去全是绕线，那就让标签承担连接职责。很多新手喜欢把导线画得又长又弯，就为了“看起来连续”，这其实没必要，反而会让图纸更难看懂。2. 创建网络的四种姿势：标签、电源符号、总线与端口2.1 网络标签（Net Label）：最基础的连接桥在嘉立创EDA原理图的工具栏里找到“网络标签”，默认会给你一个带红叉的标签框，放到位后双击，改成你要的网络名，然后把它贴到连线上。注意，标签要放在导线上或者直接贴在引脚端点，而不是离导线一段距离单独悬空放置。悬空放置的标签虽然也有网络名，但它没有附着到任何导体上，等于没接。还有一个细节：同一段导线上贴多个同名标签并不会创建新的网络。之前有新人问我“我在+5V这根线上又放了一个+5V的标签，会不会造成重复？”，不会，软件会识别同名网络并合并。很多人画图喜欢每隔一段就放一个标签，纯属视觉习惯，不推荐但也没问题，但别指望靠多个标签区分不同连接。提示：网络标签贴到连线上才能产生连接，悬空放置等于没接。这是新手最常踩的坑之一。2.2 电源符号：网络名的快捷入口VCC、GND在原理图里属于电源符号（Power Symbol），本质上就是预先命名好的网络标签。好处在于符号自带通用电气属性，在ERC电气规则检查时，软件知道这一类是电源网络，不会像普通信号网络那样要求“必须有驱动源”，能减少很多无谓的报警。注意点有两个。一是要确认你放的电源符号网络名和实际电源网络名一致。比如整板用的是+3V3，但元件库里的电源符号默认是VCC，你要么在放置后改成+3V3，要么全工程统一使用VCC命名。二是不同电源域尽量用不同符号，别把3.3V和5V都用同一个VCC符号，不然原理图看着对，PCB一查网络表全变成了同一个网络，这是非常隐蔽的短路隐患。2.3 总线：一根线代表一群网络遇到控制总线或数据总线，比如MCU的D0-D7、RD、WR这类一组信号，一根一根画会非常占版面。这时可以画总线（Bus），它是一条粗线，但逻辑上并不代表任何具体网络，只是把一组信号线视觉归拢。整体做法是：每个引脚先引出小段普通导线，在这些导线端点放置网络标签，然后把这些标签都挂到总线上。用嘉立创EDA时建议在总线上统一使用数组式网络名，比如D[0..7]，配合每个引脚上的D0、D1……D7。这样软件在读网络的时候能自动识别成D0到D7一整组信号，在PCB里也能一眼看出这是同类型总线。总线本身不产生连接关系，真正连接还是靠每个引脚的标签名。2.4 端口与层次图：跨页连接的正确打开方式当项目大起来，一张原理图放不下，就需要把电路拆成多张子图。这时候“网络标签只在当前图纸内有效”的规则就开始发挥作用。默认情况下，A页的标签+5V和B页的标签+5V算不算同一个网络？不同EDA处理不一样。在嘉立创EDA里，你可以把某类网络设置为全局，也可以使用端口（Port）或层次引脚来显式跨页连接。我的建议是：电源和地这种全局网络，在软件里设置成全局共享最省事，很多团队直接把GND类网络全局化；普通信号则老老实实用端口连接，比如CPU到存储器的一组总线，在子图A放一个叫地址总线的输出端口，子图B放一个同名输入端口，层次原理图编译后会自动对接。别偷懒把所有网络都全局化，全局网络一多，哪里都能连接，反而容易在PCB阶段制造出莫名其妙的短路路径。3. 从原理图到PCB：网络如何变成铜箔与飞线3.1 飞线（Ratsnest）：网络在PCB上的影子原理图画完后，把工程切换到PCB环境，导入网络表，你会在板框里看到一堆黄线或白色连线，这就是飞线。飞线不是真正的导线，它是网络连接关系的可视化提示，告诉你“这两个焊盘之间在电气上是通的，等会儿布线时要考虑怎么把它们连起来”。飞线的密度很能说明问题。某个器件的飞线特别多，说明它跟周围很多器件都有连接，通常这就是核心器件，布局时会优先把它放中间、外围元件围绕它摆放。GND网络的飞线永远是密密麻麻的，所以大多数板的GND不会靠走线一根一根连，而是留到最后整块铺铜处理。我画板时的习惯顺序是：先看电源网络和关键信号网络的飞线分布，把电源通道、主控、连接器的主干定下来，再布置外围器件，最后处理地。3.2 走线、过孔、覆铜：给网络铺三条路进入布线阶段后，网络的连接方式不再只有“铜走线”一种。最直接的是按飞线提示拉一条Track，这条Track属于哪个网络，取决于你从哪个焊盘出发，以及你给它赋的网络属性。第二条路是过孔，同一网络可以通过换层来绕开其他网络的走线区域。第三条路是覆铜，这对电源和地特别常用。在嘉立创EDA里覆铜时一定要先选网络属性。选中覆铜区域后，在网络下拉列表里指定它属于GND、AGND还是某个电源轨。选错或者不选，后果非常严重：不选网络等于铺一块什么都不连的铜，白白增加成本和干扰风险；选错网络，整片铜就变成了错误网络的导体，轻则导致电源短路，重则板子直接报废。我见过不少紧急改板案例，最后查出来都是“铺铜的时候网络选成了旁边那个5V”。3.3 DRC检查：拿网络清单对比铜皮布线完成后，嘉立创EDA会跑一遍设计规则检查（DRC）。DRC的本质可以理解成：软件拿着原理图导出的网络清单，对照PCB上每一块铜、每一条走线、每一个过孔，逐个检查它们是否实现了清单里的所有连接，同时有没有实现清单之外禁止的连接。常见的网络相关DRC错误有这么几类，我做成了速查表：现象可能原因排查动作引脚有飞线没连上布线未完成，或网络开路高亮该网络，补走线或补过孔两块铜粘连短路间距规则不够，或覆铜网络选错看DRC坐标，分段切割覆铜原理图编译有警告标签悬空，或引脚未连接把标签贴到导线上，重新ERC网络清单出现相似名拼写大小写不一致批量重命名，统一为标准网络名发现错误后，最好的定位手段是打开网络面板，选中报错的网络，把所有相关焊盘、走线、覆铜高亮出来，对照飞线图看哪里断了。DRC报告里的坐标通常能直接跳转到问题位置，不推荐靠肉眼满板找线。4. 网络类与规则设置：让电源、信号线各走各的道4.1 默认规则不够用，网络类（Net Class）来解决一个板子如果只有一种线宽规格，布出来不是不能通，但性能一定好不到哪去：电源线要粗、信号线要细、差分线要等长等距、时钟线要包地。嘉立创EDA的默认布线规则是全局统一参数，满足不了这种差异化需求，所以就有了网络类（Net Class）机制。你可以把网络上不具备的属性汇总成一个类，然后对整个类单独设置线宽、间距、过孔等参数。操作上通常是在规则管理器里“新建网络类”，把VIN、+5V、+3V3、GND这些电源网络全部拖进POWER类，再把某组串口信号拖进UART类。之后布线时，只要选中该类网络的任一根线，软件就会自动遵循该类的规则，不需要一根根手工改。4.2 电源网络类参数怎么设，载流怎么估电源网络的线宽，不能光看软件规则，还要看实际电流。粗算公式可以这样记：标准1oz（约35μm）铜厚下，1mm宽的走线长期稳定过流大约1A；如果电流2A，至少留2mm余量，再乘1.5倍系数更稳妥。这也解释了为什么电源网络的线宽经常要设成0.5mm甚至1mm以上，而普通信号0.2mm或0.25mm就够了。具体到嘉立创EDA里，我会给POWER类设：最小线宽0.3mm、首选线宽0.5mm、最大线宽1.5mm（具体看走线空间），间距至少0.3mm。高速信号类则反过来，把线宽控制在0.15mm上下，间距按阻抗需求去调节。规则里的最小、典型、最大三档不是摆设——自动布线会优先使用首选值，空间不足时才退到最小值，设计的时候要把三个值都填对，别只填一个。电流（A）线宽建议（mm，1oz铜厚）说明0.5A0.3 - 0.5辅助电源、使能信号1A0.5 - 1.0普通电源轨2A1.2 - 2.0功率电源，建议加铺铜3A以上2.0以上或加铜皮高电流走线必须加宽或铺铜4.3 差分对与敏感信号网络的差异化处理USB、以太网、摄像头这类接口的数据线，通常要求差分走线，等长等距，且尽量避免其他信号穿越。嘉立创EDA专业版里可以识别成对的差分网络，通常约定命名后缀是_P和_N，比如USB_DP、USB_DN。把这对网络拉进差分对规则后，布线时软件会同时拉出两条线，并自动控制间距，省去大量手工对齐时间。敏感网络，比如晶振输入输出、复位信号、模拟采样线，我会单独再分一个SENSITIVE类，设置包地或加宽间距规则。由于它们和普通网络的间距要求不一样，网络类的价值在这里尤其明显：不然每个敏感网络都要手工去改一对一的间距，改完还容易漏。4.4 用过滤网络快速做PCB体检网络类不只是布线的工具，也是检查和布局的辅助。嘉立创EDA的PCB编辑器里通常都有网络/对象过滤面板，选中某个类的所有网络，所有相关飞线、走线、焊盘会一起高亮。我画完一块板习惯做三步体检：第一步，高亮POWER类，确认电源走线从输入接口到各个电源芯片再到负载引脚一路通畅；第二步，高亮GND网络，检查地平面有没有被别的走线切断成孤岛；第三步，高亮高速信号类，扫一眼有没有长距离平行布线或者被电源线劈开的情况。这三步下来，等于把自己的整板从网络视角重新审视了一遍。很多DRC查不出来的隐患，比如某个信号长时间贴着晶振走线，其实可以通过这样的高亮检查提前发现。5. 我在项目里踩过的网络坑：开路、短路和命名混乱的排查笔记5.1 拼写不一致：最隐蔽的网络分裂最容易坑人的网络问题，不是接线错误，而是命名不一致。比如原理图里电源输入端标了GND，旁边一个去耦电容标的是Gnd，还有一只电阻下方标的是ground。在页面上看，它们似乎都在说“地”，但因为在软件看来这三个是完全不同的字符串，于是它们实际上被识别成了三个不同的网络，谁都不跟谁连。这种问题DRC不一定当场报出来，因为每个网络内部都是通路的，只是没有按设计意图连在一起。排查方法只有一个：打开网络清单，按名字排序，看有没有长得很像但大小写或拼写不同的重复网络。嘉立创EDA支持批量重命名网络，把相近名字统一替换成标准名，效率比逐个双击标签高很多。从此我立了个规矩：工程里网络名一律英文大写，地里只有GND、AGND、DGND三种写法，绝不允许混写。5.2 悬空标签与孤立引脚：连接不上却很难找另一个高频问题，是网络标签放下去之后没贴到导线上，看起来就在焊盘附近，实际处在“悬空”状态。这个状态在原理图编译时有时候只给一个警告，不会当作错误，于是带着悬空标签进入PCB，相关引脚就表现为少一根飞线，怎么都连不上。我一般用排除法：先把怀疑有问题的网络高亮，看高亮范围内是否有不该出现的焊盘；再把所有引脚按网络分组，数每组数量，对比原理图里的预期连接数。还有一个小技巧，是拖动PCB里的器件时留意飞线联动：哪个器件一动，某根飞线就消失，说明它真的属于那个网络，靠这个可以反推悬空标签的位置。5.3 覆铜网络错配：大面积连错，往往是铺铜设错了网络最后覆铜大面积出问题，很多时候不是布线错，而是铺铜属性设置错了。典型场景是：板子有模拟地和数字地，设计上要求两者单点连接，但铺铜时我先把整板覆成GND，又单独画了一块AGND覆铜区域，结果两片铜在中间某处因为间距规则设得不够而搭上了，模拟地上的噪声直接串进数字地。处理思路分两步：先是设计上明确模拟地与数字地只有一处连接，比如在ADC下方用一个磁珠或一个0欧电阻，两块覆铜各自独立铺；再到嘉立创EDA的规则里给AGND和GND分别建立不同网络类，并在两块覆铜之间的区域设置足够的安全间距。每次铺铜前，我会先双击覆铜确认下拉菜单里的网络名是对的，再拖动边界看有没有和相邻覆铜粘连。大面积铜错了再改，可比检查的时候多花好几倍时间。5.4 从其他工具导入时的网络名丢失还有一类坑来自工具迁移。把其他EDA画的原理图或PCB导入嘉立创EDA时，网络名经常会被自动改写，有的变成一串带随机字符的内部ID，有的复用原名但大小写全变。如果导入后直接拿去布线生产，轻则网络清单对不上，重则把两个不同网络合并到一张铜皮上。先看导入报告是稳妥的习惯。嘉立创EDA导入时会给出网络映射和警告信息，我每次都先把网络名过一遍，凡是带奇怪后缀的，批量重命名成工程标准名，再进PCB。不要跳过导入报告，也不要相信“画图工具一样就能直接兼容”这类说法，网络名在工具间流转一遍，最容易丢的就是语义。5.5 板前检查的习惯补充一个个人习惯：每次准备打样前，我几乎雷打不动会导出一次网络表，用文本编辑器打开，只看电源和地这两类网络，逐个核对每个引脚是否都如期出现在对应网络下。这个动作成本很低，但帮我抓住过不止一次“某个电阻一脚没接到3V3”这种肉眼在原理图上根本发现不了的问题。网络的逻辑，说到底就是连接清单的逻辑，把它捋顺了，板子出问题的概率会小非常多。
第一次用嘉立创EDA画原理图，大概率会遇到这么个情况：明明把所有引脚都用线连好了，感觉电路已经完整，结果转到PCB一看，满屏飞线，有些本该连接的引脚却显示没连上。别急着怀疑软件，你多半是没搞明白原理图里真正决定连接关系的东西——网络（Net）。在EDA的世界里，亲手拉的导线更多是“视觉辅助”，真正让两个引脚在电气上相通、在PCB里被铜箔连成一体的，是它们共同的网络名。这篇文章就围绕“网络”这一个核心概念，把嘉立创EDA里从原理图绘制、网络标签与电源符号的使用，到PCB布线、DRC检查，再到网络类规则设置和常见坑位排查的完整逻辑给你捋一遍。不管是刚开始画板的学生，还是从其他工具转过来的工程师，后面这些经验都直接用得上。1. 网络是什么：原理图里那根“看不见的导线”1.1 连线不是重点，同名才是关键画原理图的时候，最常见的动作是拉一根Wire把两个引脚连起来。在纸上画电路，这根线就是实打实的导线；但在EDA软件里，这根线更多是一种辅助阅读的视觉元素。软件真正记录的是：这两个引脚通过了一根线，于是它们属于同一个网络。更准确地说，一旦两个引脚上都放了同样的网络标签，软件就认为它们电气相连，哪怕它们在图纸上隔了三页、中间没有一根线连着。这个逻辑一开始不太好接受，想通之后却特别有用。举个例子，芯片的一堆去耦电容，从原理图上看，每个电容一端接VCC另一端接地，又要就近放在芯片电源引脚旁边。如果每根连接都靠拉线，原理图会乱成一团；改成在网络标签层面统一命名+VCC和GND之后，原理图整洁了，PCB里的连接关系也一清二楚。我教新人时最喜欢用这个比喻：网络像一个共享群，只要名字对得上，全群的人都默认认识对方。1.2 网络命名是工程习惯，不是随便起的网络名的第一个作用是区分，第二个作用是传达信息。同一个工程里，如果你默认使用“NetLabel_1”“NetLabel_2”这种自动生成的网络名，原理图阶段还能忍，到了PCB阶段你根本分不清哪个网络是电源、哪个是信号，布线和DRC排错会非常痛苦。我的习惯是给网络名定一套简单规则：电源网络统一用+VCC、+5V、+3V3这种带电压信息的名字；地用GND、AGND、DGND区分不同地域；信号线用功能名，比如SPI_SCK、UART_TX、LED_CTRL。这样在PCB里按下高亮，扫一眼网络名就知道这块铜该归哪个系统管。嘉立创EDA支持直接双击网络标签或引脚上的网络名进行修改，改完之后所有同名网络都会跟着变，利用这个机制做统一命名，能省掉大量重复劳动。1.3 什么时候拉线，什么时候放标签大部分简单电路，比如两个器件之间只有一根信号线，直接拉线最直观，不需要额外放标签。但遇到下面几种情况，我建议果断用网络标签：连接距离远、拉过去会穿过元件区域；电源和地这种要接到非常多引脚的网络；需要跨多张原理图的总线信号；希望原理图排版清爽、不想出现交叉线。判断标准很简单：画完这张图，别人能不能一眼看清信号的来龙去脉。如果能，拉线没问题；如果一眼看过去全是绕线，那就让标签承担连接职责。很多新手喜欢把导线画得又长又弯，就为了“看起来连续”，这其实没必要，反而会让图纸更难看懂。2. 创建网络的四种姿势：标签、电源符号、总线与端口2.1 网络标签（Net Label）：最基础的连接桥在嘉立创EDA原理图的工具栏里找到“网络标签”，默认会给你一个带红叉的标签框，放到位后双击，改成你要的网络名，然后把它贴到连线上。注意，标签要放在导线上或者直接贴在引脚端点，而不是离导线一段距离单独悬空放置。悬空放置的标签虽然也有网络名，但它没有附着到任何导体上，等于没接。还有一个细节：同一段导线上贴多个同名标签并不会创建新的网络。之前有新人问我“我在+5V这根线上又放了一个+5V的标签，会不会造成重复？”，不会，软件会识别同名网络并合并。很多人画图喜欢每隔一段就放一个标签，纯属视觉习惯，不推荐但也没问题，但别指望靠多个标签区分不同连接。提示：网络标签贴到连线上才能产生连接，悬空放置等于没接。这是新手最常踩的坑之一。2.2 电源符号：网络名的快捷入口VCC、GND在原理图里属于电源符号（Power Symbol），本质上就是预先命名好的网络标签。好处在于符号自带通用电气属性，在ERC电气规则检查时，软件知道这一类是电源网络，不会像普通信号网络那样要求“必须有驱动源”，能减少很多无谓的报警。注意点有两个。一是要确认你放的电源符号网络名和实际电源网络名一致。比如整板用的是+3V3，但元件库里的电源符号默认是VCC，你要么在放置后改成+3V3，要么全工程统一使用VCC命名。二是不同电源域尽量用不同符号，别把3.3V和5V都用同一个VCC符号，不然原理图看着对，PCB一查网络表全变成了同一个网络，这是非常隐蔽的短路隐患。2.3 总线：一根线代表一群网络遇到控制总线或数据总线，比如MCU的D0-D7、RD、WR这类一组信号，一根一根画会非常占版面。这时可以画总线（Bus），它是一条粗线，但逻辑上并不代表任何具体网络，只是把一组信号线视觉归拢。整体做法是：每个引脚先引出小段普通导线，在这些导线端点放置网络标签，然后把这些标签都挂到总线上。用嘉立创EDA时建议在总线上统一使用数组式网络名，比如D[0..7]，配合每个引脚上的D0、D1……D7。这样软件在读网络的时候能自动识别成D0到D7一整组信号，在PCB里也能一眼看出这是同类型总线。总线本身不产生连接关系，真正连接还是靠每个引脚的标签名。2.4 端口与层次图：跨页连接的正确打开方式当项目大起来，一张原理图放不下，就需要把电路拆成多张子图。这时候“网络标签只在当前图纸内有效”的规则就开始发挥作用。默认情况下，A页的标签+5V和B页的标签+5V算不算同一个网络？不同EDA处理不一样。在嘉立创EDA里，你可以把某类网络设置为全局，也可以使用端口（Port）或层次引脚来显式跨页连接。我的建议是：电源和地这种全局网络，在软件里设置成全局共享最省事，很多团队直接把GND类网络全局化；普通信号则老老实实用端口连接，比如CPU到存储器的一组总线，在子图A放一个叫地址总线的输出端口，子图B放一个同名输入端口，层次原理图编译后会自动对接。别偷懒把所有网络都全局化，全局网络一多，哪里都能连接，反而容易在PCB阶段制造出莫名其妙的短路路径。3. 从原理图到PCB：网络如何变成铜箔与飞线3.1 飞线（Ratsnest）：网络在PCB上的影子原理图画完后，把工程切换到PCB环境，导入网络表，你会在板框里看到一堆黄线或白色连线，这就是飞线。飞线不是真正的导线，它是网络连接关系的可视化提示，告诉你“这两个焊盘之间在电气上是通的，等会儿布线时要考虑怎么把它们连起来”。飞线的密度很能说明问题。某个器件的飞线特别多，说明它跟周围很多器件都有连接，通常这就是核心器件，布局时会优先把它放中间、外围元件围绕它摆放。GND网络的飞线永远是密密麻麻的，所以大多数板的GND不会靠走线一根一根连，而是留到最后整块铺铜处理。我画板时的习惯顺序是：先看电源网络和关键信号网络的飞线分布，把电源通道、主控、连接器的主干定下来，再布置外围器件，最后处理地。3.2 走线、过孔、覆铜：给网络铺三条路进入布线阶段后，网络的连接方式不再只有“铜走线”一种。最直接的是按飞线提示拉一条Track，这条Track属于哪个网络，取决于你从哪个焊盘出发，以及你给它赋的网络属性。第二条路是过孔，同一网络可以通过换层来绕开其他网络的走线区域。第三条路是覆铜，这对电源和地特别常用。在嘉立创EDA里覆铜时一定要先选网络属性。选中覆铜区域后，在网络下拉列表里指定它属于GND、AGND还是某个电源轨。选错或者不选，后果非常严重：不选网络等于铺一块什么都不连的铜，白白增加成本和干扰风险；选错网络，整片铜就变成了错误网络的导体，轻则导致电源短路，重则板子直接报废。我见过不少紧急改板案例，最后查出来都是“铺铜的时候网络选成了旁边那个5V”。3.3 DRC检查：拿网络清单对比铜皮布线完成后，嘉立创EDA会跑一遍设计规则检查（DRC）。DRC的本质可以理解成：软件拿着原理图导出的网络清单，对照PCB上每一块铜、每一条走线、每一个过孔，逐个检查它们是否实现了清单里的所有连接，同时有没有实现清单之外禁止的连接。常见的网络相关DRC错误有这么几类，我做成了速查表：现象可能原因排查动作引脚有飞线没连上布线未完成，或网络开路高亮该网络，补走线或补过孔两块铜粘连短路间距规则不够，或覆铜网络选错看DRC坐标，分段切割覆铜原理图编译有警告标签悬空，或引脚未连接把标签贴到导线上，重新ERC网络清单出现相似名拼写大小写不一致批量重命名，统一为标准网络名发现错误后，最好的定位手段是打开网络面板，选中报错的网络，把所有相关焊盘、走线、覆铜高亮出来，对照飞线图看哪里断了。DRC报告里的坐标通常能直接跳转到问题位置，不推荐靠肉眼满板找线。4. 网络类与规则设置：让电源、信号线各走各的道4.1 默认规则不够用，网络类（Net Class）来解决一个板子如果只有一种线宽规格，布出来不是不能通，但性能一定好不到哪去：电源线要粗、信号线要细、差分线要等长等距、时钟线要包地。嘉立创EDA的默认布线规则是全局统一参数，满足不了这种差异化需求，所以就有了网络类（Net Class）机制。你可以把网络上不具备的属性汇总成一个类，然后对整个类单独设置线宽、间距、过孔等参数。操作上通常是在规则管理器里“新建网络类”，把VIN、+5V、+3V3、GND这些电源网络全部拖进POWER类，再把某组串口信号拖进UART类。之后布线时，只要选中该类网络的任一根线，软件就会自动遵循该类的规则，不需要一根根手工改。4.2 电源网络类参数怎么设，载流怎么估电源网络的线宽，不能光看软件规则，还要看实际电流。粗算公式可以这样记：标准1oz（约35μm）铜厚下，1mm宽的走线长期稳定过流大约1A；如果电流2A，至少留2mm余量，再乘1.5倍系数更稳妥。这也解释了为什么电源网络的线宽经常要设成0.5mm甚至1mm以上，而普通信号0.2mm或0.25mm就够了。具体到嘉立创EDA里，我会给POWER类设：最小线宽0.3mm、首选线宽0.5mm、最大线宽1.5mm（具体看走线空间），间距至少0.3mm。高速信号类则反过来，把线宽控制在0.15mm上下，间距按阻抗需求去调节。规则里的最小、典型、最大三档不是摆设——自动布线会优先使用首选值，空间不足时才退到最小值，设计的时候要把三个值都填对，别只填一个。电流（A）线宽建议（mm，1oz铜厚）说明0.5A0.3 - 0.5辅助电源、使能信号1A0.5 - 1.0普通电源轨2A1.2 - 2.0功率电源，建议加铺铜3A以上2.0以上或加铜皮高电流走线必须加宽或铺铜4.3 差分对与敏感信号网络的差异化处理USB、以太网、摄像头这类接口的数据线，通常要求差分走线，等长等距，且尽量避免其他信号穿越。嘉立创EDA专业版里可以识别成对的差分网络，通常约定命名后缀是_P和_N，比如USB_DP、USB_DN。把这对网络拉进差分对规则后，布线时软件会同时拉出两条线，并自动控制间距，省去大量手工对齐时间。敏感网络，比如晶振输入输出、复位信号、模拟采样线，我会单独再分一个SENSITIVE类，设置包地或加宽间距规则。由于它们和普通网络的间距要求不一样，网络类的价值在这里尤其明显：不然每个敏感网络都要手工去改一对一的间距，改完还容易漏。4.4 用过滤网络快速做PCB体检网络类不只是布线的工具，也是检查和布局的辅助。嘉立创EDA的PCB编辑器里通常都有网络/对象过滤面板，选中某个类的所有网络，所有相关飞线、走线、焊盘会一起高亮。我画完一块板习惯做三步体检：第一步，高亮POWER类，确认电源走线从输入接口到各个电源芯片再到负载引脚一路通畅；第二步，高亮GND网络，检查地平面有没有被别的走线切断成孤岛；第三步，高亮高速信号类，扫一眼有没有长距离平行布线或者被电源线劈开的情况。这三步下来，等于把自己的整板从网络视角重新审视了一遍。很多DRC查不出来的隐患，比如某个信号长时间贴着晶振走线，其实可以通过这样的高亮检查提前发现。5. 我在项目里踩过的网络坑：开路、短路和命名混乱的排查笔记5.1 拼写不一致：最隐蔽的网络分裂最容易坑人的网络问题，不是接线错误，而是命名不一致。比如原理图里电源输入端标了GND，旁边一个去耦电容标的是Gnd，还有一只电阻下方标的是ground。在页面上看，它们似乎都在说“地”，但因为在软件看来这三个是完全不同的字符串，于是它们实际上被识别成了三个不同的网络，谁都不跟谁连。这种问题DRC不一定当场报出来，因为每个网络内部都是通路的，只是没有按设计意图连在一起。排查方法只有一个：打开网络清单，按名字排序，看有没有长得很像但大小写或拼写不同的重复网络。嘉立创EDA支持批量重命名网络，把相近名字统一替换成标准名，效率比逐个双击标签高很多。从此我立了个规矩：工程里网络名一律英文大写，地里只有GND、AGND、DGND三种写法，绝不允许混写。5.2 悬空标签与孤立引脚：连接不上却很难找另一个高频问题，是网络标签放下去之后没贴到导线上，看起来就在焊盘附近，实际处在“悬空”状态。这个状态在原理图编译时有时候只给一个警告，不会当作错误，于是带着悬空标签进入PCB，相关引脚就表现为少一根飞线，怎么都连不上。我一般用排除法：先把怀疑有问题的网络高亮，看高亮范围内是否有不该出现的焊盘；再把所有引脚按网络分组，数每组数量，对比原理图里的预期连接数。还有一个小技巧，是拖动PCB里的器件时留意飞线联动：哪个器件一动，某根飞线就消失，说明它真的属于那个网络，靠这个可以反推悬空标签的位置。5.3 覆铜网络错配：大面积连错，往往是铺铜设错了网络最后覆铜大面积出问题，很多时候不是布线错，而是铺铜属性设置错了。典型场景是：板子有模拟地和数字地，设计上要求两者单点连接，但铺铜时我先把整板覆成GND，又单独画了一块AGND覆铜区域，结果两片铜在中间某处因为间距规则设得不够而搭上了，模拟地上的噪声直接串进数字地。处理思路分两步：先是设计上明确模拟地与数字地只有一处连接，比如在ADC下方用一个磁珠或一个0欧电阻，两块覆铜各自独立铺；再到嘉立创EDA的规则里给AGND和GND分别建立不同网络类，并在两块覆铜之间的区域设置足够的安全间距。每次铺铜前，我会先双击覆铜确认下拉菜单里的网络名是对的，再拖动边界看有没有和相邻覆铜粘连。大面积铜错了再改，可比检查的时候多花好几倍时间。5.4 从其他工具导入时的网络名丢失还有一类坑来自工具迁移。把其他EDA画的原理图或PCB导入嘉立创EDA时，网络名经常会被自动改写，有的变成一串带随机字符的内部ID，有的复用原名但大小写全变。如果导入后直接拿去布线生产，轻则网络清单对不上，重则把两个不同网络合并到一张铜皮上。先看导入报告是稳妥的习惯。嘉立创EDA导入时会给出网络映射和警告信息，我每次都先把网络名过一遍，凡是带奇怪后缀的，批量重命名成工程标准名，再进PCB。不要跳过导入报告，也不要相信“画图工具一样就能直接兼容”这类说法，网络名在工具间流转一遍，最容易丢的就是语义。5.5 板前检查的习惯补充一个个人习惯：每次准备打样前，我几乎雷打不动会导出一次网络表，用文本编辑器打开，只看电源和地这两类网络，逐个核对每个引脚是否都如期出现在对应网络下。这个动作成本很低，但帮我抓住过不止一次“某个电阻一脚没接到3V3”这种肉眼在原理图上根本发现不了的问题。网络的逻辑，说到底就是连接清单的逻辑，把它捋顺了，板子出问题的概率会小非常多。