自动增益控制放大器设计实战：从闭环原理到参数调试

简介：这是一份2014年全国大学生电子设计竞赛H题的设计报告文档，主题为自动增益控制放大器（AGC），完整记录从方案论证到软硬件实现的过程。设计以可变增益放大器VCA810与MSP430单片机为核心，通过负反馈原理实现输出恒定，系统涵盖可变增益放大器、AGC电路、功放电路、检波电路、比较器及噪声检测等模块。报告详细对比了纯硬件AGC与单片机闭环控制两种整体方案，以及MCS-51与MSP430控制方案的选择依据，配有系统设计框图和硬件原理图，可直接用于理解增益连续可调、低噪声高速的AGC设计路线。该设计具备自动增益控制、电压增益连续可调、系统高可靠性与低噪声等特点。资源包仅含1个doc文件，大小573KB，文档共14页，结构紧凑。已有284人学习下载，适合电子设计竞赛备赛者、AGC电路学习者以及需要快速搭建自动增益控制方案的硬件工程师。

1. 自动增益控制放大器：为什么接收机一响，AGC就该上场

自动增益控制放大器，简称AGC放大器，并不是一个单独贴在信号链路上的有源器件，而是围绕放大器建立起来的负反馈环路：输入信号从几微伏到几伏剧烈变化时，它自动把增益拉下来，让后级电路看到的信号幅度基本恒定。很多第一次搭接收机的人会问“信号小就把放大倍数做大，信号大了削波不是正常吗”——但射频信号的动态范围可以轻易超过100dB，固定增益要么让弱信号淹没在噪声里，要么让强信号把后级推饱和。AGC放大器解决的就是这个大动态范围下的生存问题，适合射频前端、中频链路、音频采集和仪器测量。下文把闭环设计、器件选型、参数调试和典型坑逐一讲透，让你照着能复现。

2. 自动增益控制放大器的三种实现路径与选型逻辑

2.1 闭环AGC、前馈AGC与开环控制：架构为什么决定一切

AGC的本质是“摸到输出变大了，就把增益调小”。工程上有三种做法：闭环、前馈和开环。闭环AGC把输出信号经过检波后，与一个参考电压比较，误差信号再去控制可变增益放大器的增益。它是负反馈结构，优点是不管输入信号是什么形状、器件温度漂移多大，输出幅度最终都能锁定在参考值附近；缺点是环路有延迟，输入突变时会有过冲或欠调。

前馈AGC则在信号进入可变增益放大器之前就取出输入样值做检波，直接预判增益。它对突发信号反应快，适合雷达脉冲、短突发通信，但因为没看见输出，检波精度和器件温漂会直接反映成输出误差，通常要在后面再加一级限幅或慢速闭环兜底。很多接收机用的是“前馈+闭环”混合结构：前馈处理快衰落，闭环处理慢漂移。

开环控制严格说不是AGC，它只是固定增益加限幅器，或者手动机械衰减器，现在很少用在连续变化的信号上，只在测试系统里和程控衰减器搭配。选型逻辑也很直接：如果你要做的是通用放大器模块，要求“输入范围宽、输出稳”，优先做闭环AGC；如果做的是脉冲接收机，才去考虑前馈。架构选择决定后面所有器件选型，这步不要跳过去。我见过有人一上来就买VGA，却连要不要闭环都没想清，最后只能把电路改成开环手动调节，浪费了一整版。

2.2 可变增益器件选型：VGA、数字电位器、PIN二极管，到底用哪个

闭环AGC的核心执行部件是可变增益放大器VGA。VGA有两种常见类型：模拟电压控制增益的，以及数字控制步进增益的。模拟VGA适合中频和射频，增益控制端是连续电压，控制斜率通常用dB/V表示，典型斜率从10dB/V到几十dB/V不等。它可以直接接误差放大器的输出，形成闭环。我一般会在工作频率低于几百兆赫兹时优先选模拟VGA，调试时把控制电压从0扫到满量程，画出增益曲线，确认斜率线性段在哪里。

数字VGA用SPI或并口设置增益步进，增益范围大且可重复，但控制端是离散的，闭环时需要外加DAC和数字控制算法，响应速度受控制接口限制，适合频率较低、控制逻辑已有MCU的场景。如果你手头有MCU，可以把它看成可编程增益放大器PGA，用软件查表调整增益，放在音频或低频测量上非常稳。

PIN二极管和热敏电阻是射频领域的另一种选择：通过改变流过PIN管的电流来改变其阻抗，从而改变衰减量。它常用于射频前端的限幅AGC，反应快、功耗低，但控制特性非线性强，需要预校准。模拟乘法器也可以实现可变增益，输入信号乘以控制电压，但它会对信号带来额外谐波，适合对线性度要求不高的简单电路。

汇总一下选型考量：

选型时有两条铁律：第一，控制斜率Kc最好在信号输入范围内保持恒定，否则环路增益随输入电平变化，容易在某些点失稳；第二，可变增益器件本身附加噪声要低，因为AGC放在前级时，它的噪声会直接进入系统。很多方案标称“高动态范围”却在限幅级用了一个噪声很大的数字衰减器，结果弱信号全被衰减器吃掉了。

2.3 检波器的选择：峰值检波、RMS检波与对数检波的适用边界

闭环AGC的另一半是检波器。它的任务是把输出电压的幅度变成直流电平，送进误差放大器。检波方式直接影响环路响应和稳态精度。

峰值检波用二极管和电容检测正峰值，电路简单、响应快，适合恒定包络信号比如正弦波、调频信号。缺点是输出纹波大，对包络形状敏感，如果信号是调制信号，峰值会跟着调制包络起伏，环路带宽必须压低，否则会把调制“检”掉。RMS检波输出正比于信号的真有效值，对波形不敏感，适合语音、OFDM这类峰均比高的信号。代价是动态响应速度慢，常见的RMS检波器内部有运算放大器，建立时间到几十微秒量级，在做快速AGC时会拖后腿。

对数检波器则是专门为宽动态范围设计的，它的输出电压正比于输入电平的dB值，能在100dB范围内保持单调。用对数检波器时，误差放大器的比较基准也变成dB单位的参考电压，AGC环路从线性幅度控制变成对数域控制，起控点更精确、环路增益更容易稳定。很多宽带接收机的AGC就用对数检波器直接把中频输出送到基带处理器。

检波器选型要和调制方式、符号速率对齐。我的经验是：对确定性波形，峰值检波最快；对通信信号，RMS或对数检波更可靠；而在数字接收机里，更常见的是把ADC采样的IQ幅度在DSP里做检波，生成AGC控制字加给模拟前端，也就是软件AGC。回到模拟电路，你可以把峰值检波后的滤波时间常数理解为AGC环路的一个极点，它决定了你能处理的包络变化速率，这点在下一章计算时会直接用到。

3. 从零搭一条AGC环路：计算、仿真与可复现步骤

3.1 AGC环路的关键方程与参数计算方法

要把AGC从“玄学”变成可设计的电路，需要先把它看成小信号负反馈系统。假设可变增益放大器的增益用分贝表示，控制电压Vc与增益之间近似为线性关系：

G_dB = G0_dB - Kc * Vc

其中Kc是控制斜率，单位dB/V，G0_dB是控制电压为0时的最大增益。闭环时，输出信号经过检波得到检波电压Vdet = kdet * Vout_rms，kdet是检波系数，单位V/Vrms。误差放大器将Vdet与参考电压Vref比较，产生控制电压Vc = Aerr * (Vref - Vdet)。稳态时Vdet等于Vref，于是可推出：

Vout_rms_target = Vref / kdet

也就是说，AGC的目标输出幅度完全由参考电压和检波系数决定，和输入大小无关。这是整个设计的第一条主线：先定目标输出幅度，再反推检波链路增益。

第二条主线是起控点。当输入很弱时，VGA已经处于最大增益，Vdet小于Vref，环路不动作；输入逐渐增大，直到Vdet刚好等于Vref，这个点就叫起控点。对应的输入电平满足：

Vin_control = Vref / (kdet * Gmax)

用dB表示的话，起控电平等于目标输出电平减去最大增益Gmax。如果起控点太低，很小的信号就触发增益回落，弱信号信噪比会被压掉；如果太高，中间各级容易饱和。通常让起控点低于系统灵敏度参考点几个dB。

AGC范围的估算也直接由增益控制范围的上下限决定。假设VGA最大增益Gmax=60dB，最小增益Gmin=10dB，那么AGC范围就是50dB。输入信号只要落在这个范围内，输出都能被拉回目标值。如果输入动态范围超过AGC范围，就需要在前面再加一级可控衰减器，或者把两级AGC级联。

3.2 用仿真工具验证环路：搭建思路与激励设置

在动硬件之前，我习惯先把环路放进SPICE类仿真工具里搭一遍，主要验证三件事：起控点对不对、输出稳态幅度对不对、输入大跳变时会不会振荡。

搭建思路分四步：第一，用一个电压控制增益的宏模型模拟VGA，增益表达式写成G_dB = G0 - Kc * Vc；第二，在输出端接一个理想二极管和RC构成峰值检波器，或者用一个压控电压源模拟RMS检波；第三，误差放大器用运放模型，把检波电压与Vref做差，乘上增益Aerr；第四，在最前面放一个阶跃源，模拟输入从-80dBV跳到-20dBV。

激励设置是关键。如果直接用正弦源从弱到强扫，会出现很长一段“看不到AGC动作”的时间，不利于观察。更好的做法是用两个不同幅度的正弦源经过开关切换，或者用分段线性源控制载波幅度，让输入在1微秒内完成跳变，然后看输出包络的建立过程。仿真时间要覆盖环路的建立时间，通常从几十微秒到几毫秒。

从仿真波形里可以读出三个参数：起控前输出斜率、起控后输出台阶、以及跳变后的过冲/振荡次数。如果过冲超过20%并且来回振了好几次，说明环路带宽太高或者相位裕量不足，下一节会讲怎么用脚本估算相位裕量。

3.3 用脚本估算AGC参数：一个可直接运行的参数扫描例子

下面这段脚本用来在最开始估算AGC环路的核心参数，避免每次在仿真里盲调。

import math # 用户输入：增益参数 G0_db = 60.0 # VGA最大增益，dB Gmin_db = 10.0 # VGA最小增益，dB Kc = 30.0 # 增益控制斜率，dB/V vref = 0.5 # 检波参考电压，V kdet = 1.0 # 检波系数，V/Vrms # 目标输出电平（dBVrms） vout_target = vref / kdet vout_target_db = 20 * math.log10(vout_target) # 起控点输入电平（dBVrms） gmax_linear = 10 ** (G0_db / 20) vin_control_linear = vref / (kdet * gmax_linear) vin_control_db = 20 * math.log10(vin_control_linear) # AGC范围（dB） agc_range_db = G0_db - Gmin_db # 需要的最大控制电压摆幅（V） vc_max = (G0_db - Gmin_db) / Kc print(f"目标输出电平: {vout_target_db:.1f} dBVrms") print(f"起控点输入电平: {vin_control_db:.1f} dBVrms") print(f"AGC范围: {agc_range_db:.1f} dB") print(f"最大控制电压摆幅: {vc_max:.2f} V")

这段脚本的逻辑很直接：先把分贝值转成线性幅度，再根据VGA增益表达式反解起控点。参数说明如下：G0_db是VGA能提供的最大增益，决定弱信号灵敏度；Gmin_db是最小增益，决定强信号时能把输出压到多低；Kc是控制斜率，它直接影响控制电压摆幅和环路增益，斜率越大，同样的增益变化所需的控制电压越小，但环路稳定性对噪声就更敏感。vref和kdet决定目标输出电平，工程上先用这个公式算出理论目标，再在仿真中修正。

实际使用时，我一般会把输入电平设成从-90dBV到0dBV的数组，循环调用上面的计算，画出“输入-输出”曲线，看起控点后输出是否平坦。如果目标输出电平设得太高，比如超过0dBV，后级ADC或比较器就可能饱和，这时候宁可把vref调低一点，让输出留出余量。

4. AGC放大器落板后必调的三个参数：起控电平、AGC范围、环路带宽

4.1 起控电平怎么测怎么调

起控电平是AGC放大器最容易被忽略却最影响体验的参数。测量方法很简单：固定输入信号频率，用信号源从很小的幅度开始缓慢增大，同时用示波器或RMS表观察输出幅度。在起控之前，输出会随输入线性增大；起控之后，输出基本不再变化。两条线的拐点就是起控点。

具体操作时，我会用信号源以1dB步进扫描，记录每个输入电平对应的输出电平，然后画成一条曲线。曲线斜率明显掉下来的那个输入电平，就是起控点。如果发现起控点比理论值低很多，先检查检波器是不是在工作点附近饱和了；如果起控点偏高，则检查参考电压分压是否正确。

调整起控电平的手段有两个：一是改变Vref，这是最通用的做法；二是改变检波系数kdet，比如调整检波器前端的分压电阻。注意，起控点改变后，目标输出电平也会跟着改变，所以调完起控点之后要重新确认稳态输出幅度是否还在后级电路的可接受范围内。有人会想“起控点越低越好”，其实不是，起控点太低会让弱信号也被压缩，等效于把系统的灵敏度拉低。

4.2 AGC范围与级联增益分配

AGC范围指的是输入信号在最大和最小之间变化时，输出仍能保持稳定的那一段区间。测量方法是把输入从最低到最高连续扫描，记录输出偏离目标值0.5dB以内的输入范围。实际做的时候，输入动态范围上限通常由VGA最小增益和检波器最大输入能力共同决定；下限由VGA最大增益和噪声决定。

如果单级AGC范围不够，常见做法是加第二级AGC，但增益分配要讲究。我的习惯是：第一级AGC负责大范围粗调，增益变化慢一点，避免把噪声突然放大；第二级AGC负责精细调整，环路响应快一点，保证输出最终稳定。前级AGC的检波时间常数要取大，后级取小，两级之间至少差一个量级，否则会互相牵制，出现输出“呼吸”的现象。

另外要注意，VGA增益范围大不代表系统AGC范围大，因为前级放大器的非线性失真会在强信号时提前出现。如果测得AGC范围比理论值小，先看前级能否承受最大输入信号，必要时在VGA前加一个无源限幅器，把极端强信号先压掉一部分。

4.3 环路带宽、建立时间与抗衰落性能的取舍

环路带宽这个参数直接决定AGC对信号变化的响应速度。带宽太宽，包络检波会把信号的调制内容一起放大，导致输出失真；带宽太窄，输入发生快速衰落时输出跟不上，恢复时间很长。工程上常用经验是：AGC环路带宽设置为信号带宽的1/10以下，或者设置为包络变化速率的3到5倍。

测量环路带宽的方法是给输入叠加一个低频正弦幅度调制，调制深度20%，然后改变调制频率，观察输出包络对调制频率的响应。当不再能跟上输入幅度变化时，那个频率就接近环路带宽的上限。用网络分析仪可以直接扫出环路增益幅频曲线，但大多数情况下用信号源加示波器就能做。

调整环路带宽一般靠改变检波RC滤波或误差放大器的补偿电容。减小RC会让环路变快，但纹波变大；增大积分电容会让环路更稳，但响应变慢。从稳定性角度看，相位裕量至少要45度，我一般都按60度设计。如果你手头没有环路分析仪，可以看阶跃响应：输入突跳后，输出如果回绕好几次还在振，说明相位裕量不够，需要减小误差放大器增益或增加环路滤波极点。

5. AGC放大器调试中的5个典型坑：现象、原因与解决

5.1 闭合环路后输出低频振荡

现象：输入信号稳定不变，输出幅度却周期性起伏，频率从几赫兹到几十赫兹，控制电压波形上能看到明显的正弦波动。

原因：环路增益过高，误差放大器的延时和检波器滤波累计相移接近180度，负反馈变成了正反馈。这种情况在输入信号处于起控点附近时最容易发生，因为此时环路增益最高。

解决：先把误差放大器增益降下来，再增大检波滤波电容，让环路带宽降到信号带宽的十分之一以下。用示波器同时观察控制电压和输出包络，确认振荡频率主要由哪一级的时间常数决定，然后针对性调整。

5.2 强信号下输出失真

现象：输入越强，输出波形越平顶，看起来像削波，但检波电压并没有明显上升，AGC似乎没有正常把增益压下来。

原因：VGA后级的放大器或检波器先饱和了。AGC检测到的是失真后的波形，但失真波形本身已经被限幅，检波器看到的幅度不再增加，环路自然停住，无法进一步压增益。

解决：检查整条链路的P1dB或最大输出能力，让链路的最后一级在AGC完全起控前仍有足够余量。同时确认VGA的增益控制特性在整个控制电压范围内单调，如果VGA在高衰减区出现反向增益，也会造成这种假象。

5.3 弱信号时噪声底抬高

现象：输入信号很小时，AGC为了维持目标输出把增益拉满，结果输出噪声明显变大，信噪比比固定增益时还差。

原因：起控点设置偏低，AGC在相对较强的噪声上就开始工作了，或者前级噪声系数太大，增益全部加在后级VGA上，导致低噪声放大器没有充分发挥。

解决：重新设置起控点，让它接近系统灵敏度参考点；把低噪声放大器放在最前级，并让它在最大增益状态下承担主要放大任务，后级VGA只做余量调整。测噪声底时要用频谱仪而不是示波器，因为示波器看不出来带外噪声。

5.4 AGC在快速衰落时跟不上

现象：输入信号出现几毫秒的深衰落，输出幅度跟着塌下去，恢复时间很长，甚至完全丢失信号。

原因：检波器响应太慢，环路带宽太低，AGC没有足够的响应速度去补偿深度衰落。

解决：减小检波器RC时间常数，或者改用RMS检波器并外接更小的时间电容。如果信号衰落速度超过模拟AGC能力，可以考虑加前馈通路：取输入端的衰减包络提前预判，在下一次闭环误差到达前先把增益拉高，配合闭环做慢速修正。

5.5 级联AGC互相牵制

现象：两级AGC级联后，输出出现频率很低的慢起伏，或者后级调节时前级跟着乱动，总体响应迟缓。

原因：两级环路的工作带宽没有分开，信号先经过前级再到后级，后级检波输出又影响前级控制端，形成闭合的耦合环路。

解决：让两级带宽错开至少一个量级，前级慢、后级快；或者用主从结构，后级只有在接近输出极限时才启用前级AGC。级联设计时先单独调通每一级，再短接测试，确认耦合路径后再合并。

6. 把AGC设计固化成可复用模块：用测试数据反向修正文档

6.1 测试数据回填设计参数表

AGC模块好不好，最终要看几组数据：起控点、输入动态范围、输出稳定度、建立时间、失真。建议做一个标准测试模板，每回出样都往里面填数。模板列在下面，可以直接抄进实验室记录本：

把实测值回填到你的设计表里，和之前脚本计算的起控点、AGC范围对照。偏差超过3dB时，先查检波系数和VGA斜率是不是和手册一致，很多“玄学”问题最后都落在分压电阻精度上。

6.2 把AGC行为建模成黑盒：留控制口才是进阶

更高级的用法是不要把AGC做成一个完全封闭的环路，而是把检波电压和参考电压这两个点引出来，让MCU或FPGA可以读、可以改。这样在软件层可以叠加一条慢速AGC：模拟环路负责快响应，软件环路根据长时间统计去微调参考电压，把输出稳定度做到比单纯模拟环路更好的水平。这也是现在很多接收机“软件AGC”的常规做法，回看你的“自动增益控制放大器”文档，如果只是电路图加原理描述，那只能算半成品；把测试数据、参数计算公式、校准步骤写进去，它才能变成下一个项目能直接复用的模块。

我之前做一个中频AGC模块时，文档里只写了原理图和器件料号，没写测试条件和起控点实测值，结果半年后另一个项目复用同一块电路，又花了两天重新踩了一遍起控点偏低的坑。从那以后，我习惯在AGC电路旁边贴一张标签，写上起控点、AGC范围、环路带宽三个数，每次改参数就更新一次。希望帮到你。

本文还有配套的精品资源，点击获取