CYD9689B 是一款双通道、14 位模数转换器提供 2.0 GSPS 与 2.6 GSPS 采样率版本并通过 JESD204B 子类 1 串行接口输出数据。器件集成差分模拟输入缓冲、片内基准、数字下变频与可编程滤波资源封装为 196 球 BGA。采样通道与模拟输入范围该器件包含两个 14 位 ADC 通道模拟输入采用差分缓冲结构采样时刻位于时钟上升沿。资料给出的差分输入电阻为 200 Ω差分输入电容为 0.25 pF内部共模输入电压典型值为 1.35 V。输入满量程可通过串行外设接口SPI编程差分输入范围为 1.13 Vp-p 至 2.04 Vp-p默认设置为 1.7 Vp-p。直流规格表中CYD9689B-2000 与 CYD9689B-2600 的可编程差分输入电压均列为 1.7 Vp-p两种版本的模拟输入 −3 dB 带宽均列为 6 GHz。器件内置 0.5 V 基准电压源可由 SPI 选择内部或外部基准。输入满量程范围可通过寄存器 0x1910 调整输入缓冲器电流可通过寄存器 0x1A4C 和 0x1A4D 调整。对模拟前端配置而言差分输入幅度、共模电压、满量程设置及输入缓冲器寄存器状态均属于需要同时明确的接口条件。采样速率、动态指标与时钟条件CYD9689B 的采样率为 2000 MSPS 或 2600 MSPSCLK± 差分时钟输入的时钟速率最高为 2.6 GHz。孔径抖动列为 72 fs rms流水线延迟为 220 个时钟周期。在 −2 dBFS 输入、1.8 GHz 输入频率条件下2.6 GSPS 时的无杂散动态范围SFDR为 55.2 dBFS信噪比SNR为 54.5 dBFS2.0 GSPS 时的 SFDR 为 56.3 dBFSSNR 为 54.8 dBFS。资料还列出噪声密度为 −152 dBFS/Hz。时钟端支持 LVPECL 和 LVDS 电平并带有整数分频选项可配置为 1 分频、2 分频或 4 分频。器件提供占空比稳定器 DCS1 与 DCS2默认启用时钟延迟资源包括 192 步精细延迟调整以及 128 步超精细延迟调整后者步长为 0.25 ps。JESD204B 数据输出与同步资源数字输出采用 JESD204B 子类 1 接口可配置为 1、2、4 或 8 条串行通道。单通道串行速率范围为 1.6875 Gbps 至 16 Gbps。接口支持可选加扰、确定性延迟以及通过 SYSREF± 和 SYNCINB± 引脚进行多器件同步。SPI 用于器件配置和状态访问。信号监控模块测量一段时间内的输入信号峰值幅度结果可通过 SPI 读取也可经 JESD204B 控制位输出。快速阈值检测器 FD_A 与 FD_B 可监控输入信号幅度上阈值、下阈值及驻留时间可编程检测延迟为 72 个时钟周期。器件还提供多种 ADC 测试模式包括半满量程、正满量程、负满量程、Checkerboard、长 PN 序列、短 PN 序列、0/1 切换、用户输入及斜坡输出。这些模式与串行接口配置、SPI 配置状态共同构成数字链路验证时可调用的器件资源。片内 DDC 与 FIR 配置每通道集成两个宽带数字处理器器件内共提供四个数字下变频器 DDC0 至 DDC3。每个 DDC 包含 48 位数控振荡器NCO、抽取滤波器、可选 0 dB 或 6 dB 增益以及复数到实数转换功能。NCO 支持可变 IF、零 IF 与 fs/4 IF 模式。抽取率可配置为 1、2、3、4、5、6、8、10、12、15、16、20、24、30、40 或 48。抽取滤波资源包括 HB1 至 HB4 半带滤波器、TB1/TB2 滤波器与 FB2 滤波器。可编程 FIR 滤波器提供 48 抽头实数、96 抽头实数、级联 24 抽头实数、48 抽头半复数及 24 抽头全复数配置。滤波器系数格式为 Q1.15。DDC 模式、抽取率、滤波器结构、增益状态及输出数据类型均可分别配置。电源、功耗与封装边界器件列出的电源电压为 0.975 V、1.9 V 和 2.5 V。2.6 GSPS、默认设置下总功耗典型值为 3.11 W资料中的 2.0 GSPS 总功耗为 2.93 W。掉电功耗分别列为 532 mW 与 613 mW待机功耗分别列为 781 mW 与 911 mW。在 2.6 GSPS 典型电流表中IAVDD1 为 453.5 mAIAVDD2 为 926.5 mAIAVDD3 为 133.5 mAIDVDD 为 281 mAIDRVDD1 为 258 mAIDRVDD2 为 19.2 mA。掉电唤醒时间为 4 ms待机唤醒时间为 2 μs。CYD9689B 采用 12 mm × 12 mm、0.8 mm 球距的 196 球 BGA 封装额定环境温度范围为 −40 °C 至 85 °C。其封装形式及引脚定义与 AD9689 对应。